FPU поддерживает вещественные, целые и двоично-десятичные числа, представленные в формате с плавающей точкой:
(-1)S[1.f1 – f(23,52,63)]*2[E – (127,1023,16383)]
где
S = 0 – знак мантиссы "+",
S = 1 – знак мантиссы "–",
f – мантисса,
Е – экспонента,
(23, 52, 63) – размеры поля дробной части мантиссы действительных данных в коротком, длинном и временном формате операндов с FP, соответственно,
(127, 1023, 16383) – величины смещения, вычитаемые из характеристики (характеристика включает в себя знак порядка) для представления истинного порядка.
Имеются два поколения FPU:
- 8087, 80287 - имеют неполное соответствие существующему стандарту IEEE-75-4-1985;
- 80387, 80387DX ,80387SX ,80287A ,80287XL, 80C187, 80487SX – стандартизованы и их скоростные характеристики выше.
FPU i387 может работать с CPU синхронно или асинхронно, поэтому FPU подбирается для совместной работы с CPU на частотах, равных, или выше рабочей частоты CPU.
FPU i287 тоже может использоваться в РС 386, но имеет асинхронный интерфейс с CPU.
FPU i387, для выравнивания скорости интерфейса FPU и скорости работы локальной шины данных CPU, имеет буфер данных (DB), стек типа FIFO и, в отличие от i287, работает без тактов ожидания. Обобщенная структурная схема FPU приведена на рисунке 1.5. Фирма WEITEK Corp. производит сопроцессоры WTL3167, WTL4167 (для CPU 386 и 486 соответственно) – самые скоростные модели, однако несовместимые с FPU классической архитектуры, как по системе команд, так и по способу их загрузки. Для их работы требуются специальные программные средства поддержки, фирм Metaware или Microway.
Фирма Cyrix производит менее скоростные, но самые точные FPU 83D87 (для i386DX), 83S87 (для i386SX), 82S87 (для i286). Это FPU классической архитектуры, но их производительность на 25% выше, чем i387, так как все критичные по времени процессы реализованы жесткой логикой (аппаратные умножитель и АЛУ мантиссы, 90-разрядные регистры и т. д.). Энергопотребление их втрое ниже, чем i387.
При объединении CPU i386 c FPU i387, в адресное пространство CPU добавляются адреса портов ввода-вывода регистров данных FPU i387: 800000F8–800000FFh (адреса портов FPU F8–FFh).
1.4.4.1) Структурная схема математического сопроцессора
Обобщенная структурная схема FPU приведена на рисунке 1.5.
┌─ ─ ─ ─ ─ ─ ─ ─ ┬ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ┐ 32 Exp Bus 64 Fraction Bus │ ┌────────────┐ │ ┌──────────┐ ││ ││ ┌────────┐ │ │ CWR │ │ EM │<───>││ ││<──>│ PS │ │ ├────────────┤ │ └──────────┘ ││ ││ └────────┘ │ │ SWR │ ││ ││ ┌────────┐ │ └─────┬──────┘ │ ┌──────────┐ ││ ││<──>│ AM │ │ │ │ MCU │ ││<─>││ └────────┘ D[31┌─────┴──────┐────>│ │ ││ ││ ┌────────┐ │ /00]│ │ │ └──────────┘ ││In-││<──>│ TR │ ───>│ DB │ ┌──────────┐ t32 ││ter││ └────────┘ │ │ │ │────>│ OQ │<───>││fa-││ └─────┬──────┘ │ │ ││ce ││ │ │ │ │ └──────────┘ ││ ││ sta- │<────────>┌────────────────┐ ││ ││ │ tus ┌─────┴──────┐ │ │ TW (2 bit)81,80│ ││ ││ ───>│ ABT │ └────────────────┘ ││ ││ │ add-├────────────┤ │ 79 St0-St7 \/ \/ 00 ress│ EP │ ┌──────────────────────────────────────┐ │ ───>│ 2x32 │ │ │ RS 7 │ │ └────────────┘ ├──────────────────────────────────────┤ │ │ │ 6 │ │ ├──────────────────────────────────────┤ │ │ │ Register Stack 80 bits 5 │ │ ├──────────────────────────────────────┤ │ │ .............................. │ ├──────────────────────────────────────┤ │ │ │ 0│ │ └──────────────────────────────────────┘ │ CU │ NEU └─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ┘
Рисунок 1.5. Структурная схема FPU.
Обозначения на схеме:
CU – (Control Unit) устройство управления,
NEU – (Numeral Execution Unit) устройство цифровых процедур,
СWR – (Control Word Register) регистр управляющего слова,
SWR – (Status Word Register) регистр слова состояния FPU,
DB – (Data Buffer) буфер данных,
АВТ – (Addresing & Bus Tracking) адресация и слежение за состоянием системной шины.
EP – (Execution Pointer) указатель процедуры шины,
ЕМ – (Exponent Module) модуль управления порядками чисел с FP,
MCU – (Microcode Control Unit) устройство микроуправления,
OQ – (Operands Queue) очередь операндов,
TW – (Tag Word) словарь тегов и dirty bit в RS,
RS – (Register Stack) стековые регистры,
PS – (Programmable Shutter) программируемый сдвигатель,
AM – (Arithmetic Module) модуль арифметических процедур,
TR – (Temporary Registers) регистры временного хранения промежуточных данных.
1.4.4.2) Работа и связь FPU с CPU.
В системе локальной шины, обменом всегда управляет CPU: – формирует адреса выборки команд и операндов, при обмене данными между FPU и DRAM – считывает информацию из ОЗУ и регистров FPU. FPU i387 подключен к CPU параллельно в 32-разрядном формате шины, а i287 - в 16-разрядном.
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51
