- EDO DRAM – Extended Data Output DRAM – динамическая память со страничной организацией.
Благодаря дополнительным регистрам, данные на выходе сохраняются в течение большого интервала времени, от одного сигнала выборки CAS# до следующего.
Существуют и другие типы модулей памяти, со своими обозначениями.
Все вышеприведенные типы памяти между собой несовместимы, как несовместимы и с контроллерами памяти другого типа. Так что, если системная плата, в соответствии с инструкцией по ее эксплуатации, рассчитана, например, на память типа EDO, значит и контроллер памяти (расположенный в чип-сете) рассчитан только на EDO DRAM, и с любым другим типом модулей памяти работать не будет.
Емкость современных модулей SIMM достигает сотен Мбайт и более. Тем не менее, если все разъемы DRAM заняты, емкость ОЗУ все же можно увеличить, установив в специальный слот плату расширения памяти (например, карту MBI 386RW-BUS), с установленными на нее дополнительными модулями SIMM. Конечно, в этом случае следует выставить и соответствующую конфигурацию ВС.
Уместно напомнить, что установка дополнительной памяти требует дополнительных программных и аппаратных средств – контроллеров типа 82С631, 82С241, для преобразования расширенной памяти в дополнительную (при использования ее в системе MS DOS).
Спецификация ЕМS разработана фирмами Lotus Development, Intel и Microsoft и называется так же спецификацией LIM. Версия EMS 3.2 позволяет сверх базовой памяти в 640 Кбайт использовать до 8 Мбайт ОЗУ, а EMS 4.0 - до 32 Мбайт. Для операций с EMS используется прерывание DOS 67h. Программная поддержка верхней памяти под MS DOS – менеджеры HIMEM (для доступа к расширенной памяти), плюс QEMEM, 386MAX, EMM386 и др. – для доступа к дополнительной памяти.
Контрольные вопросы.
1. Для чего организуется работа DRAM с чередованием банков?
2. Как организуется регенерация DRAM?
3. Какой объем памяти отводится MS DOS под базовую?
4. Где располагается область таблицы векторов прерываний?
5. Какими средствами становится доступной область Upper Memory под MS DOS?
6. В чем достоинства и недостатки модулей SIMM?
7. Как конструктивно может быть выполнена DRAM PC?
1.4.5.2) Буферная кэш-память ОЗУ
При высокой скорости работы системы, DRAM сильно ограничивает производительность ПЭВМ.
Для выравнивания времени доступа к СОЗУ (регистровая память), находящемуся в структуре самого CPU, и DRAM, между ними располагают буфер – кэш (Cache Memory), организованный на статической памяти (SRAM) сравнительно небольшого объема со временем доступа 20-25 нсек. Для эффективного использования кэш-памяти, программный модуль должен целиком помещаться в кэш, включая циклы переходов, как для команд, так и для данных.
Часто устанавливаются два отдельных кэша – кэш команд и – кэш данных.
При работе программы, отдельные модули программы копируются контроллером КЭШа из ОЗУ в кэш. При запросе от CPU команды или данных, сначала проверяется наличие нужных адресов в кэш (используя указатель адресов – кэш-ТЭГ). При наличии, отмечается кэш-попадание (cache-hit), иначе – кэш-промах (cache-miss) и, в последнем случае, информация целым модулем копируется из RAM в кэш.
Даже времена доступа к SRAM в 20-25 нсек оказываются недостаточными для современных высокоскоростных CPU типа Pentium-3, Pentium-4, поэтому непосредственно в CPU устанавливают еще один кэш, кэш первого уровня, со временами доступа 2 – 5 нсек.
Кэш-память требует управления от специального контроллера кэш-памяти, который размещается вместе с кэш соответствующего уровня.
Кэш-память также может стать источником ошибок, поэтому в современных программах настройки BIOS (SetUp-программы или NSetUp) предусмотрено отключение кэш-памяти первого и/или второго уровней. Это позволяет локализовать неисправность, возникающую либо в основной DRAM, либо в кэш-памяти первого или второго уровней. Ошибки кэш-памяти второго уровня устраняются заменой ИМС кэш-памяти (для этого они часто устанавливаются в chip-sockets), но ошибки кэш-памяти первого уровня не могут быть устранены без замены самого CPU. Сохранить работоспособность РС при неисправности кэш-памяти можно, хотя и с некоторым снижением производительности АПС, если отключить кэш соответствующего уровня.
Архитектура кэш-памяти может быть: с прямым отображением, частично ассоциативная и полностью ассоциативная.
При прямом отображении (direct mapped cache) каждая ячейка DRAM отображается непосредственно в одну ячейку SRAM. Перепись информации из RAM в кэш и обратно осуществляется целым блоком в объеме кэша.
При частично ассоциативной архитектуре каждая ячейка DRAM может отображаться в кэше по двум или более входам (каналам).
При полностью ассоциативной архитектуре, в качестве разрядов-признаков используется все адресное пространство, а конкретная ячейка RAM может быть отображена в любом месте SRAM, при этом блоки в DRAM и кэш равнозначны не все время, а только после обратной переписи информации из кэш в RAM.
Для поиска информации, в кэше организуется специальное поле указателей – тэгов (TAG RAM). Эти тэги ассоциируются с искомым адресом и, для их хранения, в контроллерах КЭШ организована специальная память признаков, также выполненная на SRAM.
Частично ассоциативная память, чаще всего используемая на практике, разбивается на несколько областей. Внутри каждой области располагаются многобайтовые строки, содержащие как информацию, так и ключи поиска. В случае промаха, кэш-память заполняется построчно, причем обновляется строка из давно не использовавшихся данных. Этот принцип реализуется контроллером кэш-памяти и называется LRU (Least Recently Used – редко используемый).
Обращение к кэш-памяти происходит по физическим адресам, включающим несколько полей:
- младшее поле адреса (индекс-разряды) задает два или более входов в кэш, при этом в каждом наборе может быть несколько многобайтовых строк,
- среднее поле адреса указывает на конкретную ячейку в наборе,
- старшее поле – содержит информацию о том, имеется ли в кэше затребованный информационный массив, или нет.
Существуют следующие способы записи информации DRAM в КЭШ:
1) метод сквозной записи (Write Through), при котором по шине памяти производятся две записи: одна – в RAM, другая – в кэш. При этом одновременно имеются две копии данных, одна в кэш, другая в RAM;
2) метод буферизованной сквозной записи (Buffered Write Through). При этом методе запись из CPU в кэш происходит сначала в буферные стеки дисциплины FIFO, а затем уже сам контроллер кэш переписывает стеки в DRAM. При этом дополнительного цикла записи не требуется, но некоторое время в DRAM и кэше находится разная информация: в кэш – новая, а в DRAM – старая.
3) метод обратной записи (Write Back) – самый эффективный метод. Он использует наименьшее число циклов записи, но требует для своей реализации дополнительной аппаратной поддержки и поэтому применяется только в мультипроцессорных системах. При этом методе в DRAM и SRAM содержится различная информация. При записи в кэш, устанавливается статусный бит (Dirty Bit – "грязный"), при обновлении кэш-памяти этот бит проверяется и, если он установлен, то из кэш в DRAM переписывается полная строка данных (Cache Line). Опасность такого способа заключена в том, что при случайном сбое в работе РС, обновленная информация, уже имеющаяся в кэш и еще не переписанная в ОЗУ, может потеряться.
1. Как выравниваются скорости работы CPU и DRAM?
2. Сколько уровней кэш-памяти могут иметь РС на базе CPU Pentium?
3. Как можно локализовать ошибки кэш-памяти?
4. Как сохранить работоспособность РС при неисправной кэш-памяти?
5. Какой архитектуры может быть организована кэш-память?
6. Какие существуют способы записи информации DRAM в кэш?
1.4.5.3) Подсистема ROM BIOS
Память ПЗУ для ROM BIOS представлена двумя частями:
- первая, системная, расположена на SB в двух чипах ПЗУМ 27565, по 32 Кбайт каждый, или в одном – на 64 Кбайт. Доступ к ROM BIOS осуществляется по целым словам, т.е. разряды адресной шины XA[1/0] всегда = 0 и обычно на SB есть перемычки (jampers) для возможности расширения адресов ROM до 128 Кбайт;
- вторая – ROM-ловушки. Здесь размещаются программы-драйверы дополнения базовой версии BIOS новыми возможностями, при расширении или модификации аппаратных средств (HDD, дисплей и др.). Расположены эти ROM на картах контроллеров расширения соответствующих подсистем.
Обе части BIOS при загрузке системы транслируются в теневую RAM (см. Карту стандартного распределения памяти под MS DOS, таблица 1.4.). Доступ к чипам ROM происходит через дешифратор адреса второй ступени (выход HIROM) в контроллере 303, активизацией сигнала ROMCS = L в контроллере 82С302.
BIOS – это программное средство (Firm Ware), низший уровень ОС, реализующий интерфейс между аппаратной частью (Hard Ware) и операционной системой (DOS-Ware). Программы BIOS, написанные разными производителями (AWARD, AMI, PHOENIX и т. д.) и даже одной фирмой, но для разных моделей РС, отличаются. Более того, BIOS, написанная для той же модели РС той же фирмы, но разного времени выпуска также могут отличаться. Все эти варианты, как правило, между собой несовместимы.
Содержимое ИМС ROM BIOS разделено на 3 части:
1) программа самотестирования РС (POST) и инициализации (загрузки) портов ВВ для всех устройств, поддерживаемых этой BIOS. Но некоторые программы BIOS расположены на картах расширения УВВ – это дополнение BIOS для тех УВВ, описаний которых нет в ПЗУ на SB. Выполнение POST-программы завершается прерыванием 13h (BootsTrup), которое инициирует загрузчик системных модулей (ядра DOS) с системного носителя – в ОЗУ.
2) программы обработки прерываний от УВВ, поддерживаемых системной ROM BIOS на SB или на картах расширения.
3) система подпрограмм обслуживания функций УВВ.
Вторая и третья части тесно связаны между собой. Так, вызов программы взаимодействия с портами УВВ происходит через программные прерывания, а функция обслуживания вызывается из третьей части, по коду, хранящемуся в регистре AH CPU.
Информация в ROM BIOS защищается от информационных ошибок с помощью циклической контрольной суммы (код CRC).
Если какие-то функции УВВ требуются, но в BIOS не прописаны, можно либо заменить сам чип ROM BIOS (для этого он и смонтирован в ChipSocket), либо ввести специальные утилиты обслуживания, например, Disk Manager и т. п. Современные РС типа Pentium часто оснащаются другим типом ПЗУ для хранения ROM BIOS, так называемой Flash-памятью. Этот тип ППЗУ предоставляет возможность электрической перезаписи информации (EPROM) даже без извлечения модуля из РС. Это, с одной стороны, очень удобно, – можно внести изменения, добавить недостающие функции обслуживания, но имеется и отрицательная сторона дела:
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51
