*Входное напряжение дано в условных единицах: цифрами от 0 до 15 пронумерованы уровни квантования аналогового входного сигнала.

Кодирующее устройство (рисунок 10.26.1) реализовано с применением одного 15-ти входового логического элемента “ИЛИ-НЕ”; 14-ти элементов “запрет” и шифратора (преобразователя) 16-позиционного ”унитарного” кода в 4-х разрядный двоичный код.

Существует два режима работы микросхемы, которые определяются длительностью сигнала на входе RD.

Режим 0 (рисунок 10.27) инициализируется удержанием низкого значения сигнала чтения RD до завершения преобразования.

Рисунок 10.27

Он предназначен для микропроцессоров, которые могут быть переведены в состояние ожидания. В этом режиме преобразование начинается вместе с операцией чтения (низкий уровень CS и RD), и данные считываются, когда преобразование завершается. Логический ноль на входах CS и RD защелкивает адресные входы мультиплексора и инициирует преобразование. Выходы DB0-DB7 находятся в высокоимпедансном состоянии до окончания преобразования. Сигнал готовности RDY подключается ко входу READY/WAIT микропроцессора. RDY принимает логический ноль по спаду CS и переходит в высокоимпедансное состояние по окончанию преобразования, когда результат выдается на линии данных. Сигнал INT принимает значение логического нуля, когда преобразование заканчивается и логической единицы, когда сигнал на входе RD переходит в единичное состояние. Режим 1 (рисунок 10.28) не требует ожидания со стороны микропроцессора.

Рисунок 10.28

Операция чтения одновременно инициирует преобразование и чтение результатов предыдущего преобразования. Сигнал INT принимает значение логической единицы по фронту RD и логического нуля по окончанию преобразования. Вторая операция чтения необходима для считывания результатов предыдущего преобразования. Второй сигнал RD защелкивает новый адрес в мультиплексоре и инициирует следующее преобразование. Задержка в 2,5мкс должна соблюдаться между операциями чтения.

В нашем случае будем использовать режим работы 0, т.к. режим 1 требует длительность сигнала £600нс. Для выбранной ОМЭВМ эта длительность равна 1 мкс.

На рисунке 10.29 приведена передаточная характеристика MAX154.

Рисунок 10.29

10.2.4.2 Расчет АЦП MAX154

Микросхема MAX154 может измерять входной сигнал со скоростью изменения до 157 мВ/мкс.

Если входной сигнал изменяется по синусоидному закону

Uвх.АЦП = Um ×sin2pf×t,(10.12)

то скорость его изменения

(10.13)

При 2pf×t = 0 значение скорости будет максимальным, а cos0=1.

В этом случае выражение (10.13) примет вид

.(10.14)

Подставляя вместо  значение 157мВ/мкс, а также учитывая, что максимальное значение Um, которое может обрабатываться рассматриваемым АЦП, равно 2,5В, определим значение максимальной частоты:

Максимальная частота квантования по времени fmax ограничена временем преобразования tПРБ = 2мкс и временем между преобразования (временем сброса) tСБР =0,5мкс.Тогда

(10.15)

При использовании в АЦП MAX154 четырех каналов преобразования максимальная частота дискретизации на один канал равна

(10.16)

Это значение значительно превышает требования теоремы взятия отсчетов (теоремы Котельникова): частота дискретизации должна быть не менее, чем в два раза выше, чем максимальная частота изменения входного сигнала, которая по приведеным выше соображениям равна 10 кГц.

10.3 Применение ЦАП при выводе цифровой информации из МПС

Цифро-аналоговые преобразователи (ЦАП) предназначены для преобразования цифровых сигналов в аналоговые и служат для сопряжения цифровых и аналоговых устройств. Они широко используются для управления аналоговыми устройствами при помощи микроконтроллеров в таких отраслях техники, как системы управления технологическими процессами (исполнительные устройства программируемых станков, роботов и т.д.); дискретная автоматика; измерительная автоматика; и т.д.

Среди различных исполнений ЦАП широкое применение находит преобразователь с резисторной матрицей (РМ) R-2R и с суммированием токов. Его упрощенная структура приведена на рисунке 10.30.

Рисунок 10.30

На инвертирующем входе операционного усилителя (ОУ) в соответствии с заданным значением входного двоичного кода суммируются токи, взвешенные по двоичному закону и пропорциональные значению опорного напряжения Uоп. Входной ток матрицы I задается источником внешнего опорного напряжения и последовательно делится в узлах РМ R-2R по двоичному закону.

На входы а0, а1, ..., аn-1 поступают цифровые сигналы, соответствующие значению i-го разряда входного двоичного кода. Если на входе i-го разряда присутствует логическая единица, то ключ Кл переключается в верхнее положение и ток данной ветви резисторной матрицы поступает на инвертирующий вход операционного усилителя. Если на вход i-го разряда поступает логический нуль, то ключ переключается в нижнее положение, и данная ветвь матрицы R-2R подключается к общей шине.

Так как матрица резисторов является линейной цепью, ее работу можно проанализировать методом суперпозиции, т.е. вклад в выходное напряжение от каждого источника (разряда) рассчитать независимо друг от друга. Вклады от каждого разряда суммируются на входе ОУ и на выходе получается результат в виде напряжения.

10.3.1 Расчет ЦАП на матрице R-2R c суммированием токов

Рассмотрим работу ЦАП, если в старшем разряде ДК присутствует логическая единица, а в остальных разрядах – логические нули. Следовательно, ключ Клn-1 находится в верхнем положении и подключает ветвь РМ с резистором 2R ко входу ОУ, а остальные ключи находятся в нижнем положении и подключают остальные ветви матрицы к общей шине. Эквивалентная схема ЦАП для этого случая приведена на рисунке 10.31,а. Очевидно, что эквивалентное сопротивление РМ выше узла Мn-1 равно 2R. Так как потенциал инвертирующего входа ОУ близок к нулю, то входной ток I в узле Мn-1 делится на два равных тока I/2.

Для вывода выражения, определяющего выходное напряжение, примем, что ИМСОУ (DA) близка к идеальной, т.е. КU.ИМСОУ®¥; Rвх®¥, тогда DU®0, IИ®0. Выходное напряжение

(10.17)

Учитывая, что источник опорного напряжения Uоп нагружен сопротивлением Rн=2R||2R=R, то , а соотношение (10.17) можно записать в виде

.(10.18)

Рассмотрим работу ЦАП, если на вход схемы поступает комбинация ДК: 010...00 В. В этом случае ключ Клn-2 включен в верхнее положение, а остальные ключи – в нижнее. Эквивалентная схема ЦАП примет вид, представленный на рисунке 10.31,б. Ток I/2 в узле Мn-2 опять делится пополам, поэтому выходное напряжение, обусловленное разрядом (n-2) равно:

(10.19)

Тоже самое происходит при поступлении единицы в других разрядах ЦАП.

Рисунок 10.31

Выражение для определения суммарного выходного напряжения от действия единиц во всех разрядах входного ДК примет вид:

(10.20)

Если обозначить значения i-х разрядов входного ДК аi, где аi равно 0 или 1, то выражение (10.20) примет вид:

(10.21)

Сомножитель  является десятичным эквивалентом входного двоичного кода (представляет значение входного цифрового кода).

Рассмотренный преобразователь называют умножающим (перемножающим), потому что выходное напряжение пропорционально произведению значения опорного сигнала Uоп на значение входного цифрового кода.

Максимальное значение выходного напряжения (напряжение в конечной точке шкалы (диапазона) при аi=1 во всех разрядах входного ДК определяется из выражения:

(10.22)

Минимальное напряжение на выходе ЦАП при аi=0 во всех разрядах кода равно:

(10.23)

Коэффициент передачи (величина шага квантования по уровню), т.е. расчетное приращение выходного напряжения при изменении входного кода на единицу младшего разряда (цена младшего значащего разряда (МЗР)) составляет:

(10.24)

10.3.2 ЦАП К572 ПА1

10.3.2.1 Описание микросхемы К572 ПА1

Микросхема ЦАП типа К572 ПА1 является универсальным структурным звеном для построения микроэлектронных ЦАП. Она находит широкое применение в различной аппаратуре благодаря малой потребляемой мощности, достаточно высокому быстродействию, небольшим габаритам и др. [25].

Микросхема (рисунок 10.32) выполнена в герметичном корпусе с 16-ю выводами типа 201.16-8 с двухрядным вертикальным расположением выводов.

Микросхема предназначена для преобразования 10-разрядного параллельного двоичного кода на цифровых входах в ток на аналоговом выходе, который пропорционален значениям кода и опорного напряжения. Она выполнена по КМОП технологии с поликремниевыми затворами [24, 25]. Нумерация и назначение выводов микросхемы:

1 – аналоговый выход;

2 – аналоговый выход;

3 – общий вывод;

4 – цифровой вход (старший 9-й разряд ДК);

5...12 – цифровые входы (разряды 8...1);

13 – цифровой вход (младший 0-й разряд ДК);

14 – напряжение источника питания;

15 – опорное напряжение;

16 – вывод резистора обратной связи (ОС).

В состав ИС ЦАП К572 ПА1 (рисунок 10.32) входят: прецизионная поликремниевая резисторная матрица (РМ) типа R-2R, усилители-инверторы (УИ) для управления токовыми ключами, токовые двухпозиционные ключи (ТК), выполненные на КМОП транзисторах.

Рисунок 10.32

При поступлении в одном из разрядов входного ДК логической единицы усилитель-инвертор формирует управляющие сигналы, под действием которых транзисторный ключ соединяет резистор 2R с правым нижним выходом ключа. Если подается логический нуль, то резистор 2R соединяется с левым нижним выходом ключа. Для работы с выходом по напряжению к ИС ЦАП К572 ПА1 подключается операционный усилитель, осуществляющий преобразование суммы токов на входе в выходное напряжение (инвертирующее включение ОУ ).

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33