4. Тип подложки и собственная структура транзисторов, определяющие коэффициент влияния напряжения смещения истока относительно напряжения подложки на пороговое напряжение ключевых транзисторов, осуществляющих передачу программирующего напряжения к выбранному запоминающему элементу.
5. Емкости туннельного и межслойного (между управляющим и плавающим затвором) окислов.
4.2 Результаты исследования элементной базы
Учитывая приведенные выше требования, были отобраны тестовые структуры, на которых проводились комплексные измерения параметров элементной базы ЭСППЗУ.
4.2.1 Исследование характеристик туннельного окисла запоминающего элемента
Вольтамперные характеристики туннельного окисла снимались непосредственно на структуре, входящей в состав запоминающей ячейки. Измерения проводились для напряжения обоих полярностей при температуре +20, +85 и +125°С.
Результаты измерений (представлены в форме графиков в приложении 2) были подвергнуты компьютерной математической обработке и приведены на рисунке 13.
Полученные результаты показывают симметричность вольт-амперной характеристики туннельного окисла при разной полярности приложенного напряжения и слабую зависимость от температуры, что подтверждается научными литературными источниками. Для упрощения рисунке 14, на нем не приведены кривые, полученные при температуре +85оС.
4.2.2 Эквивалентная схема замещения туннельного окисла
Важным этапом разработки микросхем ЭСППЗУ является моделирование электрической схемы. В настоящее время полное моделирование затруднено в связи с отсутствием модели запоминающей ячейки. Основным препятствием к ее созданию является отсутствие схемы замещения туннельного окисла в составе библиотек программных пакетов систем проектирования.
Однако на элементах библиотек этих систем возможно создание схем, которые позволят обеспечить электрические характеристики имитирующие поведение туннельного окисла в составе запоминающей ячейки и запоминающая ячейка в целом в режимах записи и чтения информации.
Вольтамперные характеристики туннельного окисла
Рисунок 13
Нами предложено три варианта эквивалентной схемы замещения туннельного окисла. Туннельный окисел может быть замещен двумя встречно включенными МОП транзисторами (рисунок 14), системой диодов и стабилитронов (рисунок 15) или двумя встречно включенными источниками тока управляемыми напряжением (рисунок 16)
В данном дипломном проекте будет рассмотрена схема замещения на источниках тока управляемых напряжением.
Рисунок 14
Рисунок 15
4.2.3 Построение и расчет ячейки ЭСППЗУ
Модель ячейки представлена на рисунке 16. Ее моделирование проводилось со всеми предложенными выше схемами замещения. Однако в силу сложности обеспечения параметров туннельного окисла с помощью систем параметров элементов входящих в состав этих схем замещения была найдена еще одна. В основе этой схемы замещения лежит источник тока управляемый напряжением. Причем схема состоит из двух таких источников, включенных параллельно, но с разными направлениями токов. Такое включение позволяет заменить туннельный окисел при обеих полярностях напряжения в режимах стирания и записи информации. Замещение туннельного окисла, таким образом, позволяет точно описать токовую характеристику и исключить влияние каких-либо других параметров из системы параметров других схем замещения, таких как емкость, сложность обеспечения требуемого порогового напряжения и т.д.
Результаты построения токовой характеристики источников замещающих туннельный окисел в модели, в сравнении с измеренными на образцах, приведены на рисунке 17. Как видно из рисунка обе характеристики совпадают с высокой точностью.
Разработанная модель представлена на рисунке 18, а на рисунке 19 представлены SPICE-параметры этой модели. В этой схеме два источника тока управляемых напряжением G1 и G2 моделируют параметры туннельного окисла, транзистор М112 является транзистором выборки, а транзистор М111 активным транзистором-транзистором с плавающим затвором. Емкость С1 между плавающим и управляющим затворами представленная на рисунке 20 и рассчитывается по формуле(22), емкость C14 рассчитывается по формуле (23) и представлена на рисунке 21
C15=(e * e0 * Wcf * Lf)/d1 (23)
C14=(e * e0 * Wcf * 2Lперекр)/d1 (24)
Где Wcf –это ширина области перекрытия. Lf и Lперекр - длина области перекрытия, а d1 –это толщина диэлектрика между затворами.
Емкость C17, показанная на рисунке 22 рассчитывается по формуле (24) и учитывается в расчете внутренних емкостей транзистора М111. Активная емкость нырка без учета емкости туннельного окисла рассчитывается по формуле (25) и показана на рисунке 23.
C17=(e * e0 * Wк * Lк)/d1 (25)
C16=(e * e0 * Wк * Lн)/d1 (26)
Где Wк ширина канала, а Lк и Lн длина канала и нырка соответственно.
Фактическая же емкость туннельного окисла показана на рисунке 24 и рассчитывается по формуле (26).
C18=(e * e0 * Wт.о. * Lт.о.)/d1 (27)
Где Wт.о. и Lт.о ширина и длина туннельного окисла соответственно
Рисунок 17
Рисунок 18
C14 1 2 0.005P
C15 2 3 0.3P
C16 4 2 0.04P
C17 4 4 .1P
C18 4 2 0.005P
G5 4 2 TABLE {V(4,2)} =
+(0,0)(1,0)(2,0)(3,0)(4,0)(5,0)(6,0)(7,0)(8,10N)(8.5,50N)(9,200N)(9.5,600N)(9.8
+ ,1000N)(20,13U)(25,19U)
G6 2 4 TABLE {V(2,4)} =
M111 4 2 1 0 12MSC L=2U W=3U
M112 5 6 4 0 12MSC L=4U W=5U
M115 1 7 0 0 12MSC L=1.4U W=6U
RG5 4 2 1G;added by G5
RG6 2 4 1G;added by G6
V1 6 0 PWL 0M 0 1M 5 9M 5 11M 5 19M 5 21M 15 29M 15 31M 5 40M 5
V2 3 0 PWL 0M 0 1M 14 9M 14 11M 0 19M 10 21M 0 29M 0 31M 0 {40M -10}
V3 7 0 PWL 0M 0 9M 0 11M 5 19M 5 21M 0 29M 0 31M 5 40M 5
V4 5 0 PWL 0M 0 9M 0 11M 5 19M 5 21M 15 29M 15 31M 5 40M 5
**** sram32k*8
.MODEL 12MSC NMOS (LEVEL=3 VTO=650M L=1.4U W=50U GAMMA=350M LAMBDA=20M RD=30
+ RS=30 IS=0 PB=750M CGSO=200P CGDO=200P CJ=360U CJSW=350P MJSW=250M TOX=25N
+ NSUB=4.000000E+016 TPG=1 XJ=350N LD=220N WD=200N UO=550 VMAX=150K DELTA=3.7
+ THETA=35M ETA=15M KAPPA=700M T_MEASURED=27)
*.OPTIONS ACCT LIST OPTS ABSTOL=1UA CHGTOL=.01pC CPTIME=1G DEFL=100u DEFW=100u
+ DIGDRVF=2 DIGDRVZ=20K DIGERRDEFAULT=20 DIGERRLIMIT=10000 DIGFREQ=10GHz
+ DIGINITSTATE=0 DIGIOLVL=2 DIGMNTYMX=2 DIGMNTYSCALE=0.4 DIGOVRDRV=3
+ DIGTYMXSCALE=1.6 GMIN=1p ITL1=100 ITL2=50 ITL4=10 ITL5=0 LIMPTS=0 PIVREL=1m
+ PIVTOL=.1p RELTOL=1m TNOM=27 TRTOL=7 VNTOL=1u
.END
Рисунок 19
Рисунок 20
Рисунок 21
Рисунок 22
Рисунок 23
Рисунок 24
Для оценки возможностей модели ячейки разработана схема для расчета ее характеристик. Сигналы, обеспечивающие работу ячейки в составе ЭСППЗУ, имитируются источниками V1…V3.
Временная диаграмма построена таким образом, что сначала осуществляется стирание информации, а потом чтение – определение порогового напряжения после стирания информации, запись информации и опять чтение. При этом, изменяя амплитуды и длительность сигналов источников V1…V3 можно оценить все необходимые параметры ячейки ЭСППЗУ в реальных режимах работы устройства и определить пороговые напряжения, токи считывания информации для определения необходимого порогового напряжения на управляющем затворе для обеспечения устойчивого напряжения во всем диапазоне питающих напряжений. Модель позволяет оптимизировать соотношения геометрических размеров элементов ячейки и минимизировать ее площадь по заданным параметрам технологической структуры элементов.
Пример расчета приведен на рисунке 25, результаты же расчета в сравнении с измеренными параметрами приведены на таблице 1. Данные приведены для длительности времени программирования 1ms.
Как видно из таблицы 1 результаты лежат достаточно близко к измеренным. За тестовую ячейку преднамеренно выбирается запоминающая ячейка экспериментальных образцов микросхем, оптимизация конструкции которых проводится на основе экспериментальных данных и занимает значительный отрезок времени и требует больших финансовых затрат.
Сравнительный анализ полученных и экспериментальных результатов показывает, что ячейка требует оптимизации, т.к. при задании уровня напряжения на управляющем затворе равного 1,5 В пороговое напряжение активного транзистора с плавающим затвором превышает его только при Uпрогр³14 В.
Для принятой технологической структуры это значение напряжения программирования является граничным, т.е. область работоспособности микросхемы будет ограниченной особенно в области низких значений питающих напряжений, что подтверждается результатами измерения образцов кристаллов микросхем ЭСППЗУ.
Для улучшения ситуации необходимо либо увеличить Uпрогр , либо изменить соотношение емкостей управляющего и плавающего затворов в сторону увеличения емкости управляющего затвора, либо изменить конструкцию и схемотехнику узлов интегральной схемы с целью снижения напряжения на управляющем затворе в режиме чтения.
Страницы: 1, 2, 3, 4, 5
