Рисунок 7

3.1.3 Зависимость порогов во время записи/стирания

Аналитическое выражение зависимости пороговых напряжений ячейки от времени программирования получается при решении следующего дифференциального уравнения:

DQfg/dt = Atun * Jtun; (10)

Подставляя это уравнение в (1),(2),(3’),(5’) и (7) получим:

Vtw(t) = Vti + Vg – (1/Kw) * (B/ln(A * B * t + E1); (11)

Vte (t) = Vti – (Vd * Ke)/Kw + 1/Kw * [ B /(ln (A * B * t + E2)) ]; (12)

Где A = (Atun * a)/(Xtun * (Cpp + Cgox + Ctun)); (13)

B = b * Xtun; (14)

E1 = exp[ B/(Kw * (Vg + Vti - Vt(0))) ]; (15)

E2 = exp[ B/(Vd * Ke + Kw * Vt(0) + Kw * Vti) ]; (16)

Vt(0) это пороговое напряжение ячейки при t = 0, которое не может быть спутано с Vti – пороговое напряжение нейтральной ячейки. Atun это область тонкого окисла. Надо отметить, что в уравнении (11) пороговое напряжение остается практически неизменным при t = 0, если Vg прикладывается на время меньшее, чем “характеристическая временная константа” t, которая определяется следующим выражением:

t = (1/AB) * exp[ B/(Kw * (Vg + Vti – Vt(0)) ]; (17)

При больших значениях времени t пороговое напряжение асимптотически приближается к кривой описанной следующим уравнением:

Vtw(t) = Vti + Vg – [ B/(Kw * ln(A * B * t)) ]; (18)

Аналогичное выражение для операции стирания выводится из уравнения (12). Это приближение полезно использовать при проектировании ячеек памяти, а также оно может быть применено для оценки времени программирования, порога окна, операционного времени для любого набора параметров ячейки(A, B, Vti, Kw, Ke).

3.2 Полная модель ячейки

3.2.1 Расчет плавающего затвора и потенциалов канала

Эквивалентная схема ячейки памяти ЭСППЗУ с учетом паразитных емкостей и емкостей обедненного слоя представлена на рис.8. Эффект утечки дырок в подложку исключен и предположим, что ячейка у нас спроектирована. Cgs и Cgd это емкости перекрытия подзатворного диэлектрика, Cfld это емкость области окисла между плавающим затвором и подложкой. Падение напряжения на емкости обедненного слоя равно fs и fsn для канала и n+ области соответственно. Накопившийся на плавающем затворе заряд Qfg это сумма зарядов всех емкостей:

Qfg = Cpp(Vfg – Vg) + Cgd(Vfg – Vd) + Cfld(Vfg – Vsub)

+ Ctun(Vfg – (VD - ½fsn½))+ Cgs(Vfg-Vs)

+ Cgox(Vsub +½fs½)); (19)

Во время записи в области n+ накапливается заряд и fsn принимается равным нулю. Канал формируется так, что поверхность канала и свободный исток составляют напряжение на стоке Vd = 0. Таким образом, Vfg может быть вычислено из соотношения (19).

Во время стирания fsn принимается постоянной. Состояние поверхности канала определяет следующий способ нахождения Qfg: во-первых, истощение принято и последний часть в уравнении (17) может быть заменена следующим выражением:

Qdep = Ach * (2q * esi * e0 * Nb * fs)-2 (20)

Для предполагаемого условия Vfg связано с fs следующим соотношением:

Vfg = Vfb + fs + Ach/Cgox * (2q * esi * e0 * fs)-2 (21)

Это выражение включенное в выражение (17) и равнодействующее квадратичное уравнение решено для (fs)-2. Если уравнение не имеет положительных решений, то поверхность канала накоплена и fs берется равным 0. Напряжение на истоке эквивалентно fs. Уравнение (17) решено для Vfg с учетом fs.

Рисунок 8

4. ЭКСПЕРИМЕНТАЛЬНАЯ ЧАСТЬ

4.1 Запоминающая ячейка

В настоящее время на НПО “Интеграл” используются две разновидности конструкции запоминающей ячейки для ЭСППЗУ: обычная и её масштабированная (уменьшенная) топологическая модификация. Конструктивно ячейки состоят из адресного транзистора (транзистора выборки) и транзистора с «плавающим» затвором, на котором хранится информация.

Для сравнения нами был проведен анализ аналогов ЭСППЗУ, производимых некоторыми зарубежными фирмами: Siemens и Philips.

На всех проанализированных образцах ЭСППЗУ, произведенных фирмой Philips (PCF 8582, PCF 8594, PCF 85116), используются различные топологические рисунки запоминающего элемента. Аналогична ситуация и у фирмы Siemens (SDA 2586, SDE 2526).

На рисунке 9 приведена электрическая схема запоминающей ячейки ЭСППЗУ одного из иностранных аналогов, а на рисунке 10 – ее топологический чертеж.

Основные отличия в электрических схемах запоминающих ячеек ЭСППЗУ отечественной разработки и ее иностранного аналога состоит в том, что они имеют различную организацию.

Топологическая площадь запоминающего элемента аналога 5,0 мкм ´ 11,25 мкм » 56,25 мкм2, а площадь ячейки, разработанной на НПО “Интеграл” равна 11,0 мкм х 18,5 мкм = 203,5 мкм2. Это связано с разными нормами топологического проектирования элементной базы (0,6 мкм у аналога и 1,0 мкм на НПО “Интеграл”).

Необходимо отметить, что корректное сравнение различных запоминающих ячеек затруднительно. Выбор конкретного варианта реализации топологии зависит от множества факторов: норм проектирования элементной базы и технологического процесса их изготовления, схем электрических блоков обрамления матрицы запоминающего устройства (дешифраторы, разрядная схема, усилители считывания, схемы управления напряжением программирования), статических, динамических, надежностных характеристик всего устройства, режимов программирования и многого другого.

Более детальный анализ и формирование требований к параметрам ячейки могут быть осуществлены после моделирования микросхемы.

Рисунок 9. Схема электрическая запоминающей ячейки

4.1.1 Методика исследования элементной базы ЭСППЗУ

Физика работы запоминающего элемента ЭСППЗУ требует подачи на нее довольно высоких уровней напряжения при записи информации. Что накладывает ряд специфических требований на элементную базу как самой запоминающей ячейки, так и кристалла микросхемы целиком.

Напряжение поступающее на запоминающую ячейку в режиме программирования составляет ~ 15 ¸ 20 В и формируется встроенным на кристалле источником и подается к ячейке посредством цепочки коммутирующих п-канальных транзисторов. Типовая схема передачи напряжения от источника к запоминающей ячейке приведена на рисунке 11.

Необходимость использования для передачи напряжения программирования п-канальных транзисторов определяет потери в его величине на выводах ячейки относительно напряжения источника.

Напряжение Uпрог. поступающее на запоминающую ячейку определяется следующим образом:

Uпрог = Uист – 2 (UTN + h Uпрог) (22),

где: UTN - порог п-канального транзистора (без смещения подложки);

h - коэффициент влияния подложки;

Uист- напряжение источника вырабатывающего высокое напряжение на кристалле.

Максимально достижимое значение напряжения источника ограничивается пробивными и пороговыми напряжениями его элементов. Достижение режима работы запоминающей ячейки при записи информации с учетом соотношения емкостей управляющего и туннельного окисла иллюстрируется на рисунке 12

Схема передачи

Рисунок 11

Рабочий режим запоминающей ячейки

Рисунок 12

Основными характеристиками, которые определяют работоспособность и надежность ячейки, являются соотношение емкостей между обкладками транзистора с “плавающим” затвором (параметр отвечает за величину напряжения на “плавающем” затворе при программировании) и разность токов при чтении информации различных состояний ячейки.

Для эффективного программирования соотношение ёмкостей должно быть ³ 1,0. При соотношении 1,0 к туннельному окислу в режиме программирования прилагается напряжение, равное половине “высокого”, что достаточно для протекания туннельного тока при dox = 80 – 85 A. У анализируемого образца данное соотношение равно 1,1.

Ток ячейки, при прочих равных условиях, определяется эффективной шириной адресного и “плавающего” транзисторов и, безусловно, уровнем заряда, записанного на “плавающем” затворе.

Для элементной базы ЭСППЗУ в отличие от стандартных КМОП ИС очень важными параметрами элементной базы являются:

1. Значения и разброс пороговых напряжений рабочих транзисторов.

2. Пробивные напряжения элементов, с помощью которых формируется и подается к запоминающей ячейке программирующее напряжение.

3. Пороговые напряжения паразитных структур, прилегающих к элементам обеспечивающим формирование Uпрог.

Страницы: 1, 2, 3, 4, 5