При реалізації безумовних операцій ОЧ може функціонувати одночасно з ФАМк, тому тривалість такту зменшується до

Таким чином, якщо не використовувати змінну тривалість такту, то час виконання мікрокоманди визначається умовними мікрокомандами.

Контролер із регістрами мікрокоманд й стану використовує в черговому такті ознаку, сформовану в попередник тактові. Тому однакова тривалість виконання умовних і безумовних мікрокоманд.

У контролері з трьома регістрами основні його частини функціонують одночасно: такЮ у такті Тк:

-         ОЧ виконує мікрокоманду з номером N, що розміщена в регистрі мікрокоманд РгМк, та формує ознаки ;

-         з ПМк читається (N+1)-a мікрокоманда, адреса якої зформована раніше і зберігається в регістрі адреси РгАМк

-         ФАМк утворює адресу наступної мікрокоманди з номером N+2, прочитуючи з РгС ознаки сформовані (N-1 )-ю мікрокомандою.

Тому контролер з трьома регістрами потребує мінімальної тривалості такту при відсутності розгалужень у мікропрограмі

Однак, якщо в такті Тк виконується мікрокоманда умовного переходу, то ОЧ в тактах Тк+1 і Тк+2 змушена реалізувати пусту мікрооперацію NOP; ФАМк у такті Тк+1 формує адресу переходу М, за якою мікрокоманда читається у такті Тк+2, а виконується ОЧ у такті Тк+3 .

Використання двох додаткових тактів призводить до зменшення продуктивності контролера з трьома регістрами при виконанні мікрокоманд умовного переходу. До того ж такий контролер значно складніше мікропрограмувати.

Таким чином, виборові структури контролера повинен передувати ретельний аналіз реалізованого алгоритму, оскільки при значному відсоткові умовних переходів ефективна послідовна структура контролера з одним регістром РгМк, тоді як 3-ступінева конвеєрна структура контролера з трьома регістрами у випадку природної послідовності виконання мікрокоманд та залучення мікрокоманд безумовного переходу.

У випадку процесора прикладний алгоритм відображений не в ПМк, а у оперативній пам’яті (ОЗП) як послідовність команд. Кожна команда реалізується шляхом виконання відповідної мікропрограми з ПМк. Відповідність між кодом команди з РгК та мікропрограмою встановлюється за допомогою дешифратора початкових адрес (ДшПА) мікропрограм, який синтезується на основі мікросхем програмованих ПЗП або ПЛМ.

У складі процесора виділяють керуючу частину та операційно-адресну, в якій реалізуються всі дії з:

а) аріфметико-логічної обробки інформації, що надходить ззовні по шині даних

б) зберігання проміжних результатів

в) формування адрес команд, вихідних даних і результатів.

У процесорах низької продуктивності формування адрес реалізується тим же обладнанням, що й арефметико-логічна обробка даних, у режимі чередування. При цьому операційно-адресна частина зветься просто операційною чи блоком обробки даних.

У високопродуктивних процесорах функції адресної обробки покладаються на АЧ – спеціальну апаратуру, що функціонує у режимі граничного суміщення за часом з арифметико-логічною обробкою даних .

Потрібно відмітити, схемотехнічно та структурно відрізняються операційні частини пристроїв у відносності до специфіки конкретних застосувань, структура керуючої частини значно консервативніша. Особливості прикладних алгоритмів впливають перш за все на формат мікрокоманди та вміст ПМк

Блок обробки даних

Блоки обробки даних (БОД) можуть відрізнятися за своєю структурою та форматом оброблювальних операндів, реалізувати ті чи інші мікропроцесорні секції.

Мікропроцесорна секція

Найпростішою за структурою та функціональними можливостями являється мікропроцесорна 4-розрядна секція КМ1804ВС1, за допомогою якої можуть бути реалізовані процесори як із регістрами загального призначення, та і з акумулятором.

4-розрядова ALU виконує 3 арифметичних і 5 логічних операцій над операндами, що надходять на його входи R та S, причому CI – це вхідне перенесення до секції.