Главная Финансы деньги и налоги Философия Физика и энергетика Управление Схемотехника Стратегический менеджмент Статистика Соцобеспечение Семейное право Программирование компьютеры и кибернетика Охрана окружающей среды экология Основы права Медицина Криминалистика и криминология Коммуникации и связь Кибернетика Качество упр-е качеством КСЕ Информатика ВТ телекоммуникации Журналистика Государство и право Биографии Банковское дело Карта сайта	Рефераты. Методичний посібник до курсового проекту з дисципліни "Цифрові обчислювальні машини" Прочитана з ОЗП команда запам’ятовується в регістрі команд (РгК). Код операції (КОп.) цієї команди перетворюється формувачем початкової адреси (ФПА) у 12- розрядову адресу першої мікрокоманди мікропрограми,що реалізує виконання прочитаної команди. По відношенню до ВІС КМ1804ВУ1 одним з зовнішніх джерел адреси являється формувач початкової адреси (ФПА), котрий реалізується, як првило за допомогою ПЗП чи ПЛМ, які мають вихідні каскади, що можуть переводитись у високоімпедансний стан. Вибір ФПА у якості джерела адреси призводиться завдяки значенню сигнала , що надходить від КПМ, та значенням S0=1,S1=1 сигналів S0 ,S1, котрі управляють мультиплексором у складі СУАМ. У якості другого зовнішнього джерела адреси використовується адресне поле регістра мікрокоманд (РгМК), котрий має відповідні виходи з трьома станами, тому для реалізації РгМК доцільно використовувати 4-розрядові регістри КМ1804ИР1, Підключення відповідних виходів РгМК до шини адреси (ША) здійснюється при на вході дозволу виходів, котрий поєднується з виходом мікросхеми КПМ, тобто при . Вибір конкретної умови, з метою подальшого її аналізу та виконання операції умовної передачі управління, здійснюється за допомогою мультиплексора умов (MS умов). Кількість залучуваних умов може бути довільною, але як правило, обов’язкова присутність умов, що характеризують результат операції, здійсненої пристроєм обробки даних, стан лічильника циклів та надходження запита переривання. Сигнали забезпечують управління функціонуванням лічильника циклів (ЛЦ). Так, при дозволяється завантаження константи D з ПЗП МК, при дозволяється лічення імпульсів, що надходять на вхід Т. Розрядність ЛЦ звичайно не перевищує розрядності оброблюваних даних. Інвертор умов НІ дозволяє реалізувати аналіз альтернативних умов. Для управління інвертором достатньо одного розряда, а сам він може бути реалізований за допомогою суматора за модулем 2. Призначення розрядів адресної частини мікрокоманди, необхідних для роботи розглядуваного пристроя мікропрограмного управління, наведено в таблиці.
Поле наступної адреси	Поле управління КПМ КМ1804ВУ3	Управління знаком умови	Поле управління MS вибору Кода умови	Поле управління СУАМ КМ1804ВУ1
				Дозвіл виходів	Дозвіл запису	Розряди маски	Вихідне перене-сення
А0¸А11	І0¸І3	NOT	S0 , S1			OR0¸OR3	CO

Якщо потрібно забезпечити адресацію пам’яті до 4К слів і достатньо мати 16 типових інструкцій для управління послідовністю мікрокоманд, доцільно використовувати 12-розрядну ВІС управління послідовністю мікрокоманд К1804ВУ4, яка виконує функції мікросхем КПМ та СУАМ, але з певними особливостями.

Обробка переривань

КМ1804ВН1 мікросхема 8-рівневого векторного переривання, причому кількість рівнів може бути збільшена завдяки використанню схеми розширювача векторного переривання КМ1804ВР3.

Мікрокод

Опис

0

0

0

0

Загальний скид

0

0

0

1

Скид регістра переривань

0

0

1

0

Скид регістра переривань сигналами з шини маски

0

0

1

1

Скид регістра переривань під управлінням регістра маски

0

1

0

0

Скид регістра переривань за останнім прочитаним вектором

0

1

0

1

Читання вектора

0

1

1

0

Читання регістра стану

0

1

1

1

Читання регістра маски

1

0

0

0

Установка регістра маски

1

0

0

1

Завантаження регістра стану

1

0

1

0

Порозрядний скид регістра маски

1

0

1

1

Порозрядне встановлення регістра маски

1

1

0

0

Скид регістра маски

1

1

0

1

Заборона запитів переривання

1

1

1

0

Завантаження регістра маски

1

1

1

1

Дозвіл запитів переривання

КМ1804ВН1 виконує 16 команд, які задаються 4-розрядовим кодом на входах .

Запити переривань, що надходять на входи INR0¸INR7 фіксуються від’ємні фронти сигналів запита. Якщо СОМО=1, наявність запитів визначається низьким рівнем напруги на входах. Всі команди виконуються лише при .

Двонапрямкові виводи МК0¸МК7 використовуються для читання й запису маски з.до внутрішнього регістра маски, котрий можна обнулити або встановити в “1”.

Двонапрямкові виводи SA0¸SA7 використовуються для читання й завантаження регістра стану, котрий визначає найнижчий пріоритет, для якого дозволені переривання, При виконанні команди ЧИТАННЯ ВЕКТОРА останній видається на VEC0¸VEC2, а у регістрі стану фіксується інкриміноване значення вектора переривання. Таким чином забороняються переривання з пріоритетом, меншим чи рівним пріоритету оброблюваного запита.

Вектор переривань використовується для скидання відповідного розряду регістра переривань.

Схема адресної обробки.

Чотирьох розрядна секція адресної обробки (САО) К1804ВУ5 може використовуватися для формування адреси, як на програмному рівні (адреси команд та операндів в оперативній пам’яті), так і на мікропрограмному рівні (адреси команд та операндів в оперативній пам’яті). Основною особливістю САО є присутність 17-рівневого стека і суматора, який забезпечує 12 різних модифікацій відносної адресації та маючого можливість організації прискореного перенесення при нарощуванні САО до довільної розрядності кратної чотирьом. САО виконує 32 інструкції по формуванню адреси, 16 з котрих виявляються умовними на стан зовнішнього вхіда умови. Всі внутрішні регістри виконані на тригерах з занесенням інформації по фронту тактового сигналу.

Структурна схема САО наведена на малюнку. В ній можна виділити п’ять основних блоків: суматор, допоміжний регістр, стек, програмний лічильник, дешифратор інструкцій.

Повний суматор формує суму операндів, які потрапляють на його входи А та В з урахуванням значення сигналу на вході перенесення С0. Мультиплексор MUX A, який стоїть на вході А суматора, дозволяє вибирати вміст допоміжного регістра R, інформацію з шини адреси D чи ”0” як операнд А.

Мультиплексор MUX B дозволяє вибирати вміст допоміжного регістру R, вміт вершини стека S, вміст програмного лічильника РС або “0”, як операнд В. При нарощуванні САО мається можливість організації, як послідовного, так і прискореного перенесення. Послідовне перенесення організується шляхом з’єднання входа перенесення у суматорі С0 кожної старшої САО з виходом перенесення з суматора С4 сусідньої младшої САО. Для організації прискореного перенесення використовують вихід розповсюдження перенесення з суматора та вихід генерації перенесення з суматора . Для організації прискореного перенесення може використовуватись схема прискореного перенесення К1804ВР1. При виконанні інструкцій формування адреси, які не вимагають підсумовування, вхід перенесення в суматор С0 установлюється в нуль внутрішніми сигналами. Інформація з вихода суматора потрапляє на три стабільну вихідну шину адреси Y3-Y0,яка керується сигналом на вході дозволення виходів адреси . При =1 вихідна шина Y3-Y0 знаходиться у стані високого опору. Крім того, шина переходе в цей стан при виконанні інструкції “Призупинка”, якщо значення на вході умови .

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13