1.6 Экономические показатели

1     Сравнительные характеристики разрабатываемого изделия на основе источников разработки.

2     Предполагаемый годовой выпуск до 25 тыс. в год.

1.7 Порядок контроля и приемки

1     Для приемки работы на этапе проведения испытаний необходимо предоставить три образца блока интерфейсных адаптеров.

2     Испытания должны проводиться по программе и методике испытаний.

3     Для приемки предоставляются следующие документы:

·     техническое задание;

·     комплект конструкторской документации;

·     ведомость покупных изделий;

·     программа и методика испытаний;

·     эксплуатационные документы;

·     программа метрологической аттестации;

·     методики проверки.

4     Приемочные испытания проводят разработчик, приемосдатчик, изготовитель.

5     В случае несоответствия основных параметров блока интерфейсных адаптеров, его отправляют в ремонт. После ремонта проводят проверку и настройку блока интерфейсных адаптеров.

6     Аттестацию опытного образца проводит разработчик с участием заказчика.

2 ЛИТЕРАТУРНО - ПАТЕНТНЫЙ ПОИСК

2.1 Патентный поиск

В данном разделе проводится патентный поиск на разрабатываемую конструкцию блока интерфейсных адаптеров глубиной 7 лет, начиная с 1997 года по странам СНГ и зарубежным странам, которые являются ведущими в области радиоэлектронной промышленности.

Автором [1] предлагается сетевой контроллер, содержащий линейный узел, преобразователь кода, входной регистр, узел проверки информации по паритету, выходной регистр, мультиплексор условий приема-передачи, блок микропрограммного управления приема-передачи, блок постоянной памяти микропрограмм приема-передачи, конвейерный регистр приема-передачи, тактовый генератор.

Рассматриваемое устройство отличается тем, что с целью повышения скорости передачи информации и расширения протокольных функций контроллера, в него введены регистр приема, регистр передачи, мультиплексор условий обработки, блок микропрограммного управления обработки, блок постоянной памяти микропрограмм обработки, конвейерный регистр обработки, блок постоянной памяти уставок, процессор, регистр адреса, блок буферной памяти приема-передачи.

В работе [2] рассматривается устройство передачи и приема информации, содержащее приемник и передатчик, к управляющему входу которого подключен первый выход блока управления, блок выделения синхроимпульсов и дешифратор адреса получателя, входы которых объединены и подключены к выходу приемника, а также блок памяти и блок буферной памяти.

Устройство отличается тем, что с целью повышения пропускной способности путем обеспечения приема и передачи информации в режимах коммутации каналов сообщений и пакетов, дешифратор начала канального интервала, дешифратор сигналов типа коммутации, последовательно соединенные счетчик, первый и второй регистры сдвига, элемент ИЛИ, счетчик канальных интервалов, регистр состояния источника и мультиплексор, регистр адреса источника подключены к выходу приемника, другой выход которого подключен к первому информационному входу передатчика.

В патенте [3] рассматривается устройство преобразования и коммутации сигналов. Предлагаемое устройство содержит группу каналов, каждый из которых содержит группу входных преобразователей кода, информационные входы которых являются входами устройства для подключения к входящим линиям связи, группу блоков фиксации времени, блок памяти адресов, информационные входы которого соединены с входом управления устройства, блок обслуживания трактов.

Отличительной особенностью является то, что с целью упрощения устройства, в него введены блок служебных сигналов, блок выдачи сигналов, регистр, блок преобразования сигналов, блок коммутации и счетчик записи.

Автором [4] рассматривается устройство для опроса информационных датчиков, содержащее генератор тактовых импульсов, n узлов опроса, каждый из которых содержит последовательно соединенные блок учета времени обработки информации, триггер, первый и второй элементы И, коммутационный элемент, ждущий мультивибратор.

Предлагаемое устройство отличается тем, что с целью увеличения числа опрашиваемых датчиков при сохранении достоверности передачи информации, введены последовательно соединенные второй триггер, первый вход которого соединен с выходом первого элемента ИЛИ, и элемент И, выход которого соединен со вторым входом первого ключа.

Устройство коммутации асинхронных разноскоростных дискретных сигналов, рассматриваемое в работе [5], содержит N регистров исходящих линий, первый выход каждого из которых через соответствующий из N блоков сравнения соединен с первым входом соответствующего из N триггеров, второй вход каждого из N блоков сравнения соединен с выходом соответствующего из N счетчиков, а также блок памяти адресов.

Отличительной особенностью устройства коммутации является то, что с целью исключения потерь информации при коммутации, введены блок памяти информации, блок записи, блок чтения, блок управления коэффициентом деления, блок синхронизации и блок блокировки.

В работе [6] предлагается система управления передачей данных. В системе циклический доступ к контрольным и управляющим терминалам, соединенным с главной панелью управления через линию связи и обладающими отдельными специфическими каналами, производится посредством сигнала передачи F, состоящего из стартового сигнала S, контрольного сигнала C, сигнала L управления и интервала T контрольного сигнала.

Система отличается тем, что к каждому терминалу подключены соответствующие переключатели. В случае изменения хотя бы одного из выходных сигналов переключателей формируются контрольные данные, после чего эти денные временно запоминаются. При совпадении посланного от панели сигнала С с местным каналом терминал посылает запомненные контрольные данные на панель.

В патенте [7] рассматривается связная коммутационная сеть для сигналов изображения и данных, содержащая блок коммутации, в который входят синхронный и асинхронный узлы. Предусматривается подключение к этим узлам (через линии пакетной связи непосредственно) абонентов с синхронными и асинхронными блоками.

Отличительной особенностью является то, что у абонентов исходящие пакеты снабжаются маркировочным сигналом в соответствии с их происхождением от оконечных блоков с прерывным цифровым возникновением связи. На входе коммутационного блока имеются блок изменения направления и реагирующий на упомянутый маркировочный сигнал детектор, с помощью которого пакеты направляются к синхронной или асинхронной частям коммутационного блока.

В системе передачи данных, предлагаемой автором [8], центральный процессор 1 соединен с блоком управления передачей 2, в который поступают выходные сигналы с таймера 4 и который соединен каналом передачи данных 10 с множеством терминалов 9, соединенных с таймерами 5 и аппаратурой 6. В блоке 2 имеется второй блок памяти, запоминающий все содержимое первого блока памяти. Временные сигналы, данные управления передаются битсерийно в постоянные интервалы времени между блоком 2 и терминалами 9.

Структурная схема системы передачи данных приведена на рисунке 2.1

Рисунок 2.1 - Структурная схема системы передачи данных

Автором [9] предлагается устройство управления доступом к общему каналу связи. Изобретение относится к передаче дискретной информации и может найти применение в системах связи и вычислительных системах с общим каналом связи, а также в системах телеметрии, телеуправления и телесигнализации. Целью изобретения является повышение пропускной способности канала связи. Поставленная цель достигается путем введения мультиплексора, блока ключей, четвертого элемента ИЛИ, пятого элемента ИЛИ, распределителя импульсов, второго инвертора, четвертого элемента И, пятого элемента И и абонентских каналов. Если на выходе терминала нет сигнала, импульсы продолжают опрос очередного терминала. Если на выходе следующего терминала имеется сигнал, этот сигнал преобразуется без задержки и передается в линию связи.

В работе [10] рассматривается система контроля и управления. Система содержит центральное устройство и один или несколько терминалов, подключенных к центральному устройству через общую линию передачи таким образом, что устройство может получить доступ к терминалам путем адресного опроса. Каждый терминал имеет устройство для установки адреса, содержащего определенное число битов. Центральное устройство может передавать адресные данные на терминалы. Количество битов адресных данных может изменяться в определенных пределах, не превышающих числа битов определенного адреса. Каждый терминал имеет схему, сравнивающую адресные данные с частью определенного адреса, имеющей то же число битов, что и адресные данные, переданные от центрального устройства. При совпадении этих данных устанавливается связь с данным терминалом.

В патенте [11] рассматривается система управления устройством телеконтроля. При включении питания периферийного терминала системы телеконтроля функциональный режим терминала устанавливается в соответствии с данными, считанными с запоминающего устройства.

При приеме светового установочного сигнала от центрального контроллера установочный код, содержащийся в этом сигнале, проверяется на соответствие коду, записанному в ЗУ, далее они считываются из этого ЗУ и передаются по каналу к центральному контроллеру, где отображаются на дисплее, что позволяет пользователю осуществлять их контроль.

Автором [12] предлагается система телеуправления. Для телеуправления (ТУ) нагрузками местных контроллеров 21, 22,... с центрального пульта 1 достаточна подача инструкции ТУ от пульта 1 на центральный интерфейс 5 по командной шине 4. В этом случае, основываясь на указанной инструкции, интерфейс 5 передает заранее определенные информационные посылки к терминальным интерфейсам 3, подключенным к общей шине данных 6. Поскольку вся обработка данных при информационном обмене выполняется центральным интерфейсом 6, а от пульта 1 требуется только подача инструкции ТУ, объем обрабатываемой информации на центральном пульте существенно сокращается.

Структурная схема системы телеуправления представлена на рисунке 2.2

Рисунок 2.2 - Структурная схема системы телеуправления

Разрабатываемый блок интерфейсных адаптеров отличается тем, что с целью повышения скорости доступа к передаваемой информации последовательный опрос заменен одновременным опросом сразу всех внешних устройств. Это приводит к некоторому увеличению потребляемой мощности, однако получаемый выигрыш в скорости получения информации позволяет пренебречь этим недостатком. В блоке также предусмотрена возможность подключения дополнительных интерфейсных адаптеров без ухудшения основных характеристик.

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23