| | | |Indicator или Data | |

| | | |Carrier Detect | |

Бит II является индикатором ждущего прерывания:

0 – контроллер последовательного интерфейса хранит прерывание;

1 – нет прерываний, ожидающих обработки

Биты 7 – 3 регистра не используются и должны принимать

значение 0.

Регистр управления линией (LCR). Регистр имеет адрес 3 относительно

базового адреса контроллера. Этот регистр доступен по чтению и по записи.

Значение данного регистра определяет формат передаваемых данных в

линию передачи данных контроллером последовательного интерфейса. Описание

битов регистра приводятся далее.

|7 |6 |5 |4 |3 |2 |1 |0 |

|DLAB |SB |SP |EPS |PA |NSB |WLS |

DLAB управляет доступом к регистрам буфера делителя. Если бит равен

1, операция чтение и запись по адресам – и1 относительно базового адреса

выполняются с регистрами буфера делителя программируемого генератора. Для

доступа к регистрам RBR, THR и IER бит должен иметь нулевое значение.

SB устанавливает состояние «пауза», когда равен 1. В этом остоянии на

выходе контроллера последовательного интерфейса устанавливается значение 0,

которое не может быть изменино никакими другими действиями, кроме как

переустановка бита в 0.

SP управляет установкой режима неизменимого бита контроля чётности.

Значение бита 1 задаёт режим, а значение 0 – отменяет. При установки бита

SP в 1 должен устанавливаться в 1 и бит PA, е.е. эти два бита связаны.

Когда значение бита EPS равно 0, посылается и контролируется значение бита

контроля чётности, равное 1 (Mark Parity). При единичном значении бита EPS

посылается и контролируется значение бита контроля чётности, равное 0

(Space Parity).

EPS задаёт выбор режима контроля чётности. Если бит устанговлен в 0 и бит

PA установлен в 1, генерируется и проверяется чётное количество единичных

битов символа посылки и бита контроля чётности. Если бит установлен в 1 и

бит PA установлен в 1, генерируется и проверяется нечётное количество

единичных битов символа посылки и бита контроля чётности.

PA является битом разрешения ко