VHDL - МОВА ОПИСУ АПАРАТНИХ ЗАСОБІВ КОМП'ЮТЕРА
(курсова робота)
АНОТАЦІЯ
У даному програмному документі представлені загальні відомості про мови, які використовуються для створення програмного продукту, її елементи, способи структуризації програми, принципи об'єктно-орієнтованого програмування, засоби налагоджування.
Програмний документ містить 2 розділи, 7 джерел, 3 рисунка.
ЗМІСТ
1. ПЕРЕЛІК СКОРОЧЕНЬ
2. VHDL - МОВА ОПИСУ АПАРАТНИХ ЗАСОБІВ КОМП'ЮТЕРА
2.1 Процес проектування цифрових схем
2.2 Рівні опису апаратних засобів
2.2.1 Інтерфейсний опис
2.2.2 Архітектурний опис
2.2.2.2 Архітектурний опис на поведінковому рівні.
2.2.2.3 Архітектурний опис на рівні часової діаграми
2.3 VHDL як мова програмування.
2.3.1 Лексеми
2.3.1.1 Коментарі
2.3.1.2 Ідентифікатори.
2.3.1.3 Числові константи
2.3.1.4. Символи
2.3.1.5 Рядки
2.3.1.6 Бітові рядки.
2.3.2 Типи даних та об'єкти
2.3.2.1 Цілочисельні типи.
2.3.2.2 Типи фізичних величин..
2.3.2.3 Тип з рухомою крапкою
2.3.2.4 Перелічувальні типи.
2.3.2.5 Масиви
2.3.2.6 Записи.
2.3.2.7 Підтипи
2.3.2.8 Об'єкти
2.3.3 Вирази та оператори
2.3.4. Конструкції
2.3.4.1 Присвоєння значень змінним
2.3.4.2 Умовна конструкція if
2.3.4.3 Умовна конструкція case
2.3.4.4 Конструкція циклу loop
2.3.4.5 Порожня конструкція
2.3.4.6 Конструкція підтвердження
2.3.5 Підпрограми та пакети
2.4 Структурний опис мовою VHDL
2.4.1 Декларування елемента
2.4.2 Декларування архітектури елемента
2.4.2.1 Декларування сигналів
2.4.2.2 Блоки
2.4.2.3 Декларування компонентів
2.4.2.4 Використання компонентів
2.5 Функціональний опис мовою VHDL
СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ
VHDL ? Very High Speed Integrated Circuit Hardware Description Language.
ОЗП - об'єктно-зорієнтоване програмування.
VHDL є мовою для опису цифрових електронних систем [6,7]. Вона з'явилась в результаті виконання програми Уряду США по створенню надшвидкісних інтегральних схем НШІС (Very High Speed Integrated Circuits), яка була ініційована в 1980 році. В ході виконання цієї програми виникла необхідність в стандартній мові для опису структур і функцій інтегральних схем (ІС). В результаті аналізу вже існуючих мов опису апаратних засобів AHPL, CDL, CONLAN, IDL, ISPS, TEGAS, HDL, ZEUS, використовуваних провідними фірмами комп'ютерного профілю, була розроблена мова VHDL (VHSIC Hardware Description Language). В 1987 році ця мова була адаптована в якості стандарту в США інститутом інженерів-електриків та електроніків (IEEE).
VHDL спроектована для всього спектру потреб, які виникають в процесі проектування. По перше, вона дозволяє описати структуру проекту, тобто його поділ на складові частини та їх взаємозв'язок. По друге, вона дозволяє описати функцію проекту використовуючи подібні до мови програмування форми. По третє, як результат, вона дозволяє змоделювати проект перед початком виготовлення, так що проектувальники можуть швидко порівняти альтернативи та перевірити правильність функціонування без затримки та витрат на апаратне макетування.
ЗАСОБИ МОДЕЛЮВАННЯ
ЕТАПИ ПРОЕКТУВАННЯ
ОТРИМУВАНІ РЕЗУЛЬТАТИ
Симулятор поведінки
Ідея - Проект - Моделювання роботи
Потоковий граф, коди, та ін.
Симулятор потоків даних
Розробка функціональної схеми
Функціональна схема на регістровому рівні
Симулятор роботи на вентильному рівні
Логічне проектування
Схема електрична принципова
Симулятор пристрою
Фізичне проектування
Інформаційний файл для виготовлення
Тестування пристрою
Виготовлення
Кристал або плата
Рис.2.1. Процес проектування цифрових систем.
ENTITY ім'я_компоненти IS
вхідні і вихідні порти,
фізичні і інші параметри.
END ім'я_компоненти;
ARCHITECTURE ідентифікатор OF ім'я_компоненти IS
декларація
BEGIN
опис виконуваних компонентою функцій
через її входи та виходи з врахуванням
впливу фізичних та інших параметрів.
END ідентифікатор;
Опис виконуваних компонентою функцій починається з ключового слова BEGIN.
2.2.2.1 Архітектурний опис на структурному рівні
Цифрова електронна система може бути описана як модуль з входами і/або виходами. Електричні значення на виходах є деякою функцією від значень на входах. На рис.2.2(а) показано приклад цього типу цифрової системи. Модуль F має два входи, A і B, і вихід Y. Використовуючи VHDL-термінологію ми називаємо модуль F об'єктом проектування (компонентою), а входи і виходи - портами.
Одним з шляхів опису функції модуля є опис його побудови із субмодулів. Кожний із субмодулів є складовою компоненти, а порти складових об'єднуються використовуючи сигнали. На рис.2.2(b) показано, як компонента F може бути побудована із складових - об'єктів G, H та I. Цей тип опису називається структурним описом. Зауважимо, що кожний із об'єктів G, H та I повинен також мати структурний опис.
(a) (b)
Рис.2.2. Архітектурний опис на структурному рівні
Кожен сигнал асоціюється з хвильовою проекцією виходу (далі проекція). Це є фактично перелік транзакцій майбутніх значень сигналу. Кожне присвоєння сигналу додає транзакцію до проекції.
1. Бобровский С. Delphi 7. Учебный курс. - СПб.:Питер,2004. - 735 с.
2. Энго Ф. Как программировать на Delphi 4.0. Пер. с англ - К.: ДиалСофт, 1999. - 430 с.
3. Архангельський А.Я.. Программирование в Delphi 6. - М.: Бином, 2002. - 823 с.
4. Культин Н.Б.. Delphi 6.0. Программирование на Object Pascal. - СПб.: Питер ,2004. -526 с.
5. Лишнер Р. Секреты Delphi 2. Пер. с англ. - К.: НИПФ ДиаСофтЛтд, 1996. - 800 с.
6. Проектування цифрових систем з використанням мови VHDL: Навч. посібник/ В.В. Семенець, І.В. Хаханова, В.І. Хаханов. - Харків: ХНУРЕ, 2003. - 492 с.
7. Сергиенко А.М. VHDL для проектирования вычислительных устройств. - К.: ТИД ДС , 2003. - 208 с.