17
МІНІСТЕРСТВО ОСВІТИ УКРАЇНИ
Бердичівський політехнічний коледж
Контрольна робота № 1
на тему
“Архітектура комп'ютерів”
курс 4 (варіант №9)
студента групи ПЗС-404
ІЛЬЧИШИНА Віталія Сергійовича
Перевірив викладач В.Ю. КОЗІК
м. Бердичів
2006 р.
Зміст
1. Паралельні архітектури
2. Шина процесора
3. Архітектура подвійної незалежної шини корпуса та гнізда мікропроцесорів
4. Технологія MMX, 3Dnow, Enhanced
Список використаної літератури
Паралельність розвивалась за двома напрямами:
1) вдосконалення структури комп'ютера за рахунок зменшення різниці між швидкістю роботи процесора та швидкістю доступу до оперативної пам'яті;
2) повторення однотипних пристроїв комп'ютера, об'єднаних за певною топологією.
Паралелізм застосовувався на кількох ієрархічних рівнях, зокрема:
1) рівень завдань -- між завданнями, що виконуються на комп'ютері, або між фазами завдання;
2) програмний рівень -- між частинами програми (наприклад, в межах циклів);
3) командний рівень -- між фазами виконання команди (інструкціями процесора);
4) арифметичний та розрядний рівні -- між елементами векторної операції всередині логічних схем арифметичного пристрою.
Принципові способи введення паралелізму в архітектуру комп'ютера можна поділити на такі групи:
-- функціональна обробка -- надання декільком пристроям можливості виконання різних функцій, зокрема операцій логіки, додавання, множення та ін.
- конвеєрна обробка -- використання принципу конвеєра з метою підвищення ефективності пристроїв;
-- матрична обробка -- використання матриці однакових процесорних елементів зі спільною системою керування, де всі елементи виконують одну і ту саму операцію, але з різними даними;
-- мультипроцесорна обробка -- здійснюється декількома процесорами, кожен з яких виконує власні команди, і всі вони взаємодіють через спільну оперативну пам'ять.
Шина даних процесора (або головна шина) також іноді називається локальною шиною, оскільки вона локальна для процесора, який сполучений безпосередньо з нею. Будь-хто інший. Якщо процесор має 32-розрядну шину даних, то головна шина процесора на системній платні також повинна бути 32-розрядною. Це означає, що система може пересилати в процесор або з процесора за один цикл 32 розряди (бита) даних. У процесорів різних типів розрядність шини даних різна, причому розрядність головної шини процесора на системній платні повинна співпадати з розрядністю встановлюваних процесорів. Кажучи про розрядність процесорів, слід звернути увагу на той факт, що, хоча всі процесори Pentium мають 64-розрядну шину даних, розрядність їх внутрішніх регістрів складає тільки 32 біт і вони виконують 32-розрядні команди. Таким чином, з погляду програмного забезпечення всі чипи від 386 до Pentium III мають 32-розрядні регістри і виконують 32-розрядні інструкції. Проте, з погляду досвідченого фахівця який має уявлення про електроніку та фізику, розрядність шини даних цих процесорів, що працюють з 32-розрядним програмним забезпеченням, рівна 16 (386SX), 32 (386DX, 486) і 64 розрядам (Pentium). Розрядність шини даних-- головний чинник при проектуванні системної платні і систем пам'яті, оскільки вона визначає, скільки бітів передається в чип і з чипа за один цикл. Процесор майбутнього P7, званий Itanium (раніше Merced), передбачає нову 64-розрядну систему команд (IA-64), але як і раніше виконуватиме всі 32-розрядні команди, властиві звичайним процесорам -- від 386 до Pentium. Ще не відомо, чи буде Itanium мати 64-розрядну шину даних подібно Pentium або ж у нього буде 128-розрядна шина. Відомо що всі системи на основі 486-го процесора мають 32-розрядну шину процесора, тому розрядність головної шини у всієї системної плати для 486-х процесорів рівна 32. Розрядність шини даних у всіх процесорів Pentium-- і у оригінального Pentium, і у Pentium MMX, і у Pentium Pro, і навіть у Pentium II і Pentium III-- рівна 64 тому розрядність головної шини процесора у системної платі для Pentium також рівна 64. Не можна встановити 64-розрядний процесор на 32-розрядну системну плату, тому на системну плату для 486-го процесора не можна встановити справжній процесор Pentium. На основі апаратних засобів можна виділити наступні категорії систем: 64.
Компоненти PC, має можливості і проектування систем:
8-розрядні;
16-розрядні;
32-розрядні;
64-розрядні.
З погляду розробника, якщо не брати до уваги розрядність шини, архітектура всіх систем -- від 16- і до 64-разрядных-- в основі своїй практично не змінювалася. Старіші 8-розрядні системи істотно відрізняються. Можна виділити два основні типи систем, або два класи апаратних засобів: 8-розрядні системи (клас PC/XT); 16/32/64-разрядные системи (клас АТ). Тут PC -- це абревіатура, утворена від реrsonal computer (персональний комп'ютер), XT -- XTended PC (розширений PC), а AT -- advanced technology PC (вдосконалена технологія PC). Терміни PC, XT, і AT, що використовуються в цій книзі узяті з назв первинних систем IBM. Комп'ютер XT-- це практично той же комп'ютер PC, але в ньому на додаток до дисковода для гнучких дисків, який використовувався в базисному комп'ютері PC для зберігання інформації, був встановлений жорсткий диск. В цих комп'ютерах використовувалися 8-розрядні процесори 8088 і 8-розрядна шина ISA (Industry Standard Architecture -- архітектура промислового стандарту) для розширення системи. Шина -- ім'я, дане роз'ємом розширення, в які можна встановити додаткову плату. Шина ISA називається 8-розрядною тому, що в системах класу PC/XT через неї можна відправляти або одержувати тільки 8 біт даних за один цикл. Дані в 8-розрядній шині відправляються одночасно по восьми паралельних дротах. Комп'ютери, в яких розрядність шини рівна 16 або більше, називаються комп'ютерами класу АТ, причому слово advanced указує, що їх стандарти вдосконалені в порівнянні з базисним проектом, і ці удосконалення вперше були здійснені в комп'ютері IBM AT. AT-- позначення, IBM, що застосовувалося, для комп'ютерів, в яких використовувалися вдосконалені роз'єми розширення і процесори (спочатку 16-, а пізніше 32- і 64-розрядні). В комп'ютер класу АТ можна встановити будь-який процесор, сумісний з Intel 286 або більш старшою моделлю процесорів (включаючи 386, 486, Pentium Pentium Pro і Pentium II), причому розрядність системної шини повинна бути рівна 16 або більше. При проектуванні систем найважливішим чинником є архітектура системної шини разом з базисною архітектурою пам'яті, реалізацією запитів переривання (Interrupt ReQuest -- IRQ), прямого доступу до пам'яті (Direct Memory Access -- DMA) і розподілом адрес портів уведення-виведення. Способи розподілу і функціонування цих ресурсів у всіх комп'ютерів класу АТ схожі. В перших комп'ютерах AT використовувався 16-розрядний варіант шини ISA, який розширив можливості первинної 8-розрядної шини, що застосовувалася в комп'ютерах класу PC/XT. З часом для комп'ютерів AT було розроблено декілька версій системної шини і роз'ємів розширення.
Шина процесора з DIB застосовується кеш-пам'яттю другого рівня, тому вона може працювати значно швидше, ніж в тому випадку, якщо б їй довелося використовувати (сумісно з процесором) основну шину.
У архітектурі DIB передбачено дві шини: шина кеш-пам'яті другого рівня і шина, що сполучає процесор і основну пам'ять, або системна шина. Процесори Pentium Pro, Celeron, Pentium Will, Athlon і Duron можуть використовувати обидві шини одночасно, завдяки чому знижується критичність такого параметра, як пропускна спроможність шини.
Для реалізації архітектури DIB кеш-пам'ять другого рівня перемісить з системної плати в один корпус з процесором, що дозволило наблизити швидкодію кеш-пам'яті другого рівня до швидкодії вбудованої кеш-пам'яті, яка значно перевершує швидкодію пам'яті, що поміщається на системну плату. Щоб помістити кеш в корпус процесора, знадобилося модифікувати кубло процесора. В даний час існують наступні процесори, які встановлюються в кубло типа Socket і підтримують DIB: Pentium Pro (Socket 8), Pentium Пі/Celeron (Socket 370) і Socket А (Athlon/Duron); у кубло типа Slot встановлюються процесори Pentium П/Ш/Celeron (Slot 1) і Athlon (Slot А).
DIB також дозволяє системою шині виконувати одночасно декілька транзакцій (а не одну послідовність транзакцій), завдяки чому швидшає потік інформації усередині системи і підвищується ефективність. Всі засоби архітектури DIB підвищують пропускну спроможність майже в три рази в порівнянні з процесором, що має архітектуру одиночної шини.
3. Архітектура подвійної незалежної шини, корпуса та гнізда мікропроцесорів
Іншою новиною P6 є архітектура подвійної незалежної шини. Процесор має дві шини даних: одну -- для системи (системної плати), іншу -- для кеш-пам'яті. Завдяки цьому істотно підвищилася швидкодія кеш-пам'яті. Процесори покоління P5 мали тільки одиночну шину процесора на системній плати, і всі дані, включаючи передавання в кеш і з нього, передавалися по ній. Основна проблема полягала в тому, що швидкодія кеш-пам'яті була обмежена тактовою частотою шини системної плати, яка дорівнювала 66 Мгц. Сьогодні кеш-пам'ять може працювати на тактовій частоті 500 Мгц або вище, а оперативна пам'ять (SDRAM) -- з тактовою частотою 100 Мгц, через це виникла необхідність помістити пам'ять ближче до процесора. Було ухвалено рішення під'єднати до процесора додаткову шину, звану спеціалізованою (або виділеної) шиною кеша. Кеш-пам'ять другого рівня була сполучений з цією шиною і могла працювати на будь-якій тактовій частоті. Спочатку це було реалізовано в Pentium Pro, де кеш-пам'ять другого рівня була встановлена в корпусі процесора і працювала на його тактовій частоті. Проте таке рішення виявилося дуже дорогим, і тому кеш-пам'ять другого рівня була переміщений з корпусу процесора на картрідж, в який тепер упаковується Pentium II. В цьому випадку шина кеша могла працювати на будь-якій тактовій частоті, і спочатку вона працювала на частоті, удвічі меншої тактової частоти процесора. За наявності кеша на додатковій шині, безпосередньо сполученій з процесором, його швидкодія сумірно з швидкодією процесора. Якби швидкодія кеша обмежувалася тактовою частотою системної плати (наприклад, 66 або 100 Мгц), як у разі використовування гнізда типа Socket 7 (процесор P5), тактова частота кеш-пам'яті була б рівна Шосте покоління процесорів: P6 (686) 167 66 Мгц, навіть якщо частота процесора дорівнювала б 333 Мгц; на більш новій плати кеш “зав'язнув” би на тактовій частоті 100 Мгц при частоті процесора 500МГц і вище. У міру зростання тактової частоти процесора з подвійною незалежною шиною за рахунок більш високих множників тактової частоти системної плати швидкодія кеша збільшується в ту ж кількість раз що і тактова частота процесора. Іншими словами, швидкодія кеш-пам'яті на подвійній незалежній шині збільшується пропорційно швидкодії процесора. Архітектура подвійної незалежної шини необхідна для підвищення ефективності процесора, що працює на тактовій частоті 300МГц і вище. Із старим гніздом типа Socket 7 (для процесорів P5) таких тактових частот досягти було неможливо і довелося б нести величезні втрати в ефективності через повільну (прив'язаної до тактової частоти системної плати) кеш-пам'яті другого рівня. Саме тому тактова частота процесорів Pentium класу P5 не перевершує 266 Мгц; процесори P6 працюють на тактових частотах 500 Мгц і вище. Нарешті, в архітектурі P6 були розширені обчислювальні можливості суперскаляра процесорів P5: додані нові пристрої виконання команд, а команди розбиті на спеціальні мікрооперації. Можна сказати, що команди CISC реалізовані як послідовності команд RISC. Складність команд рівня RISC нижче, і тому організувати їх більш ефективну обробку в паралельно працюючих пристроях виконання команд набагато простіше. Якщо ви пам'ятаєте, P5 мав тільки два модулі виконання команд, тоді як P6 має не менше шести окремих спеціалізованих (виділених) модулів. Такий суперскаляр називається трьохконвейєрним (множинні модулі виконання команд можуть виконувати до трьох команд в одному циклі). Крім всього іншого, в архітектуру P6 вбудована підтримка багатопроцесорної системи, вдосконалені засоби виявлення і виправлення помилок, а також оптимізовано виконання 32-розрядного програмного забезпечення. Pentium Pro, Pentium II/III і інші процесори шостого покоління-- це не просто Pentium з більш високою швидкодією, вони мають багато додаткової нагоди і більш досконалу архітектуру. Ядро мікросхеми RISC-подібне, а команди більш високого рівня належать до класичної для Intel архітектури CISC. Розчленовувавши CISC-команди на окремі команди RISC і виконуючи їх на паралельно працюючих конвейєрах, Intel добивається збільшення загальної швидкодії. В порівнянні з Pentium, працюючим на тій же тактовій частоті, процесори P6 швидше виконують 32-розрядне програмне забезпечення. В процесорах P6 засобу динамічного виконання оптимізовані, в першу чергу, з метою підвищення ефективності при виконанні 32-розрядного програмного забезпечення (наприклад, такого як Windows NT/2000). Якщо ви використовуєте 16-розрядне програмне забезпечення на зразок операційних систем Windows 9х (які частина часу працюють в 16-розрядному середовищі) або ще старіші додатки, P6 не забезпечуватиме очікуваного підвищення ефективності. Це пояснюється тим, що в даному випадку не будуть до кінця використані можливості динамічного виконання. Тому Windows NT/2000 часто розцінюють як найбажанішу операційну систему для процесорів Pentium Pro, Celeron і Pentium II/III. Хоча ці процесори чудово працюють під управлінням Windows 9х, тільки Windows NT/2000 повністю використовує переваги P6. Причому ці переваги використовуються не стільки самою операційною системою, скільки додатками під її управлінням. Думаю, що розробники при створенні програмного забезпечення не забаряться скористатися всіма перевагами процесорів шостого покоління. Для цього знадобляться сучасні компілятори, які зможуть підвищити ефективність виконання 32-розрядного коду у всіх процесорах Intel. Але раніше потрібно поліпшити передбаченість коду щоб можна було використовувати переваги динамічного виконання множинного прогнозу галужень.
Страницы: 1, 2
