Каждая последовательность состоит из N импульсов высокого логического уровня, где N – число имитируемых осей поезда. Порядок появления последовательностей зависит от направления движения имитируемого поезда. Длительность импульса t1 (время нахождения оси поезда в зоне датчика), задержка времени t2 (время прохождения оси между зонами датчика) и период Т (время между осями поезда) - зависят от скорости движения поезда.
При поступлении на вход имитатора последовательностей импульсов 1Т1, 2Т1, 1Т2, 2Т2 на выходе формируется синусоидальный сигнал амплитудой 200mВ с частотой 70кГц той или иной фазы. Вид этих сигналов показан на рис.3.2.
3.3 БЛОК ИНДИКАЦИИ И ПЕЧАТИ
Блок индикации предназначен для визуальной оценки оператором результатов испытания. Во время испытания, с увеличением числа имитируемых импульсов, увеличиваются показания индикатора. Таким образом можно следить за формированием импульсов осей поезда.
U1T1
t1 T
t
U2T1 t2
U1T2
U2T2
Рис.3.2 Последовательности импульсов 1Т1, 2Т1, 1Т2, 2Т2
По окончании испытания на дисплей индикатора выводится результат испытания, а также в блоке контроллера формируется отрицательный импульс запуска печати STROBE, длительностью 1мкс. Если сигнал BUSY c принтера при этом имеет уровень логического нуля, то импульс запуска печати подается на выходной соединитель «принтер».
4 ПРИНЦИПИАЛЬНАЯ СХЕМА
4.1 БЛОК КОНТРОЛЛЕРА
4.1.1 МИКРОКОНТРОЛЛЕР
В качестве микроконтроллера выбираем микросхему КМ1816ВЕ751, выполненную на основе высокоуровневой n-МОП технологии в корпусе БИС, имеющем 40 внешних выводов. Через четыре программируемых порта ввода/вывода Р0…Р3 микроконтроллер взаимодействует с внешними устройствами. Цоколевка корпуса КМ1816ВЕ751 показана на рис.4.1
Выходные драйверы портов Р0 и Р2, а также входной буфер порта Р0 используются при обращении к внешней оперативной памяти данных. При этом через порт Р0 в режиме временного мультиплексирования сначала вводится младший байт адреса, а затем выдается или принимается байт данных. Через порт Р2 выводится старший байт адреса, так как разрядность адреса равна 16 бит. Вывод RST предназначен для входа сигнала высокого уровня, после которого в регистры-защелки всех портов автоматически записываются единицы, настраивающие их тем самым на режим ввода.
К выводам BQ1,BQ2 подключается кварцевый резонатор, который управляет работой внутреннего генератора, который в свою очередь формирует сигналы синхронизации. Устройство управления контроллером на основе сигналов синхронизации формирует машинный цикл фиксированной длительности, равной двенадцати периодам частоты резонатора.
1
2 Р1.0 Ucc 40
Р1.1 КМ1816ВЕ751 Р0.0 39
3 Р1.2 Р0.1 38
4 Р1.3 Р0.2 37
5 Р1.4 Р0.3 36
6 Р1.5 Р0.4 35
7 Р1.6 Р0.5 34
8 Р1.7 Р0.6 33
Р0.7 32
9 RST
10 P3.0 DEMA 31
11 P3.1 ALE 30
12 P3.2 PME 29
13 P3.3 Р2.7 28
14 P3.4 Р2.6 27
15 P3.5 Р2.5 26
16 P3.6 Р2.4 25
17 P3.7 Р2.3 24
18 BQ2 Р2.2 23
19 BQ1 Р2.1 22
20 GND Р2.0 21
Рис.4.1 Цоколевка корпуса МК751 и наименование выводов
Весь машинный цикл состоит из двенадцати фаз. Дважды за один машинный цикл формируется сигнал ALE, который используется для управления процессом обращения к внешней памяти и индикации. Большинство команд контроллера выполняются за один машинный цикл, кроме команд, связанных с обращением к внешней памяти.
По выводам P1.0 ... P1.3 порта P1 подаются последователь- ности импульсов 1Т1, 2Т1, 1Т2, 2Т2 на зоны имитаторов путевых датчиков. Выводами Р1.4 … Р1.6 в определенный момент подключаются нужные имитаторы ИМ1 и ИМ4, ИМ2 и ИМ5 или ИМ3 и ИМ6. На вывод Р1.7 приходит сигнал о разряде батареи, питающей внешнюю память.
С помощью выводов Р3.0, Р3.1 контроллер управляет индикатором. С вывода Р3.2 подается стробирующий сигнал запуска печати на разъем принтера. Перед началом цикла прогона, через вывод Р3.3, подается сигнал низкого логического уровня ИВ длительностью импульса 1с. на счетно-решающий прибор СРП для сброса информации при сбое. С вывода Р3.4 подается сигнал низкого уровня РЦ на счетные пункты СП1, СП2. Выводы Р3.6 и Р3.7 предназначены для стробирующих сигналов записи во внешнюю память данных WR и чтения из внешней памяти данных RD. Формирование сигналов РЦ для счетных пунктов СП1, СП2 показано на рис.4.2, сигнала ИВ для счетно-решающего прибора СРП – на рис.4.3.
4.1.2 ОРГАНИЗАЦИЯ ВНЕШНЕЙ ПАМЯТИ
DD2
1 1 2 R1
РЦ
3 4 DA1
1 1
5 1 6
+15V СП
2 3
9 1 8
Страницы: 1, 2, 3, 4, 5