Банк Рефератов - Разработка блока управления тюнером спутникового телевидения

Рефераты. Разработка блока управления тюнером спутникового телевидения p> Прямой доступ к памяти в МП 1821ВМ85 обеспечивается следующим образом:

. на вход HOLD нужно подать уровень логической «1».

. Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП переводится в состояние логической «1». Перевод этой линии в состояние логической «1»означает, что МП прекратил управление АШ, ШД и шиной управления.

Для реализации режима ожидания необходимо на вход READY МП 1821ВМ85 подать уровень логического «0». Это необходимо, когда время реакции памяти или устройства ввода/вывода больше, чем время цикла команды.

Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт это КОП команды. КОП определяет природу команды, по КОПу ЦП определяет, нужны ли дополнительные байты и если да, ЦП их получит в последующих циклах. Поскольку байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из числа которых МП 1821ВМ85 использует

244.

Основная последовательность действий при выполнении любой команды такова:

1. Микропроцессор выдает в память адрес, по которому хранится код операции команды.

2. Код операции читается из памяти и вводится в микропроцессор.

3. Команда дешифруется процессором.

4. Микропроцессор настраивается на выполнение одной из основных функций в соответствии с результатами дешифрации считанного кода операции.

Фундаментальной и отличительной особенностью использования МП при проектировании устройств заключается в следующем: синхронизация всех сигналов в системе осуществляется схемами, входящими в состав кристалла микропроцессора.

Скорость выполнения команд зависит от тактовой частоты. Рекомендуемая тактовая частота равна 3.072 МГц. В этом случае длительность одного машинного такта приблизительно равна 325 мс, а требуемое время доступа к памяти - около 525 мс, что соответствует облегченному режиму для МОП памяти.

1.2.2. Адресная шина микропроцессора 1821ВМ85.

В МП 1821МВ85 используется принцип «временного мультиплексирования» функций выводов, когда одни и те же выводы в разные моменты времени представляют разные функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины данных, либо младших разрядов адресной шины.
Необходимо «фиксировать» логические состояния выводов AD0[pic]AD7 МП в моменты, когда они функционально представляют адресные разряды А0[pic]А7.
Для этого необходимо точно знать, когда на этих выводах отображается адресная информация. В корпусе МП существует специальный вывод N 30, обозначенный ALE – открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует логическому «0». Если информация на выводах AD0[pic]AD7 (N 12[pic]19), является адресной А0[pic]А7, то ALE переводится в состояние логической «1». При перехода ALE из состояния логической «1» в состояние логического «0» информация на AD0[pic]AD7 должна быть зафиксирована. Отметим что для стробирования адресной информации от МП может быть использован любой фиксатор. Единственная предосторожность, которую необходимо соблюдать при использовании фиксаторов, заключается в согласовании нагрузки по току для выводов AD0[pic]AD7 МП 1821ВМ85 и входов фиксатора во избежание их перегрузки, т.е. необходимо убедиться, что ток на входе используемого фиксатора не является слишком большим для МП. В качестве фиксатора будем использовать регистр, тактируемый сигналом ALE от микропроцессора. Регистр – это линейка из нескольких триггеров. Можно предусмотреть логическую схему параллельного отображения на выходах состояния каждого триггера. Тогда после заполнения регистра от параллельных выводов, по команде разрешения выхода, накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах.

Для удобства поочередной выдачи данных от таких регистров (буферных накопителей) в шину данных процессора параллельные выходы регистров снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z состояние.

Из множества регистров различных серий свой выбор я остановил на регистре серии 1533, т.к. по сравнению с серией 555 они имеют большее быстродействие и меньшее (в 1.5[pic]2 раза) энергопотребление. В свою очередь регистры серии 555 имеют быстродействие аналогичное быстродействию серии 155, но меньшее энергопотребление.

Микросхема 1533UR22 – восьмиразрядный регистр – защелка отображения данных, выходные буферные усилители которого имеют третье Z –состояние.
Пока напряжение на входе №11 высокого уровня, данные от параллельных входов отображаются на выходах. Подачей на вход № 11 напряжения низкого уровня, разрешается запись в триггеры нового восьмибитового байта. Если на вход № 1 подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z состояние.

Таким образом, с помощью микросхемы 1533 UR22 мы фиксируем адресную информацию, поступающую от МП.

Схема включения 1533 UR22.

| |1 | | | | |
|ALE | |ОЕ | | | |
| |11 | | | |2 Uп=5В |
| | |РЕ | |Q1 | |
| |3 | | | |5 № 10 – ЗЕМЛЯ |
| | |D1 | |Q2 | |
| |4 | | | |6 № 20 - Uп |
| | |D2 | |Q3 | |
| |7 | | | |9 |
| | |D3 | |Q4 | |
|К |8 | | | |12 |
|AD0[p| |D4 | |Q5 | |
|ic] | | | | | |
|AD7 |13 | | | |15 |
| | |D5 | |Q6 | |
| |14 | | | |16 |
| | |D6 | |Q7 | |
| |17 | | | |19 |
| | |D7 | |Q8 | |
| |18 | | | | |
| | |D8 | | | |

Таблица истинности.
| | | | |Выход |Выход |
| | | | |триг-ге| |
| | | | |ра | |
| |[pic|PE |Dn |[pic] |Q0[pic]|
|Разрешение и считывание из |] |В |Н |Н |Q7 |
|регистра |Н |В |В |В |Н |
| |Н | | | |В |
|Защелкивание и считывание из |Н |Н |«Н» |Н |Н |
|регистра |Н |Н |«В» |В |В |
|Защелкивание в регистр |В |Н |«Н» |Н |Z |
|разрыв выходов |В |Н |«В» |В |Z |

1.2.3. Шина данных микропроцессора 1821ВМ85.

Шина данных в отличие от шины адреса является двунаправленной. Значит необходимо предусмотреть буфер, который по соответствующим сигналам управления от МП будет пропускать данные как к МП так и от него. В качестве двунаправленного буфера будем использовать микросхему 1533
АП6.

Микросхема 1533 АП6 содержит 8 ДНШУ с тремя состояниями выводов, два входа разрешения ЕАВ - №1 (переключение направления каналов) и [pic] - №19
(перевод выхода канала в состояние Z).

Таблица истинности.
|[pic] |ЕАВ |Ап |Вп |
|Н |Н |А[pic]В |Вход |
|Н |В |Вход |В[pic]А |
|В |х |Z |Z |

В качестве управляющих сигналов будем использовать сигналы [pic]; EN. Если сигнал [pic] подать на вход №1 микросхемы 1533 АП6, то при [pic]=
«0» направление передачи информации В[pic]А

[pic]= «1» направление передачи информации А[pic]В

Подача сигнала EN на вход № 19 микросхемы 1533 АП6, при котором выводы переходят в третье Z состояние, будет рассмотрена ниже.
| |2 | |[pic]| | |
| | |АО |F | | |
| | | |[pic]| | |
| |3 | | | |18 Uп=5В |
| | |А1 | |В0 | |
| |4 | | | |17 № 20 – Uп |
| | |А2 | |В1 | |
| |5 | | | |16 № 10 - ЗЕМЛЯ |
| | |А3 | |В2 | |
| |6 | | | |15 |
| | |А4 | |В3 | |
| |7 | | | |14 |
| | |А5 | |В4 | |
| |8 | | | |13 |
| | |А6 | |В5 | |
| |9 | | | |12 |
| | |А7 | |В6 | |
| |1 | | | |11 |
| | |ЕАВ | |В7 | |
| |19 | | | | |
| | |[pic| | | |
| | |] | | | |

1.2.4. Генератор тактовых импульсов для микропроцессора 1821 ВМ85.

Схема генератора тактовых импульсов микропроцессора 1821ВМ85 содержится в самом микропроцессоре. Достаточно подключить кварцевый резонатор к выводам № 1 и № 2 МП. Кварцевый резонатор может иметь любую частоту колебаний в диапазоне от 1 до 6 МГц. Эта частота делится пополам, и соответствующие импульсы используются в МП. На рисунке 2 показана схема подключения кварцевого резонатора, в результате чего обеспечивается синхронизация МП 1821ВМ85.

+5 В

1МГц

Рисунок 2.

1.2.5. Установка начального состояния микропроцессора 1821ВМ85.

После включения питания ЦП должен начинать выполнение программы каждый раз с команды, расположенной в ячейке с определенным адресом, а не с какой-либо произвольной ячейке. Для этого нужно выполнить начальную установку МП. Такая начальная установка осуществляется при первом включении
МП, а также в любое время, когда потребуется вернуть МП к началу выполнения системной программы, всегда с одной и той же определенной ячейки памяти.

Чтобы выполнить функции начальной установки МП, к входу [pic] (№ 36)
МП подключаются элементы, соединенные в соответствии со схемой, показанной на рисунке 3.

При подаче питания конденсатор заряжается до напряжения +5 В через
R1. Когда напряжение достигает некоторого определенного значения (min 2.4
В), выполнение команды «сброс» завершится и система начнет выполнение программы с адреса 0000. После отключения питания произойдет разрядка конденсатора С1 и микропроцессор будет находиться в исходном состоянии до тех пор, пока напряжение на конденсаторе С1 не достигнет требуемого значения.

+5В

VD1 R1

Рисунок 3.

1.2.6. Запоминающие устройства.

Постоянная тенденция к усложнению задач, решаемых с помощью микропроцессорной техники, требует увеличение объёма и ускорение процесса вычислений. Однако скорость решения любой задачи на ЭВМ ограничена временем ограничения к памяти, т.е. к ОЗУ. В таблице сравниваются характеристики
ОЗУ, выполненной на разной элементно-технологической основе.

Полупроводниковые ЗУ по режиму занесения информации делятся на оперативные и постоянные, по режиму работы – статистические и динамические, по принципу выборки информации – на устройства с произвольной и последовательной выборкой, по технологии изготовления – на биполярные и униполярные.

1.2.7. Оперативные запоминающие устройства.

ОЗУ предназначены для записи, хранения и считывания двоичной информации. Структурная схема представлена на рисунке 4.

А0[pic]Аn

[pic]/RD
DI

D0
СS
SEX
SEY

НК – накопитель; DCX, DCY – дешифраторы строк и столбцов; УЗ – устройство записи, УС – устройство считывания, УУ – устройство управления.

Как уже отмечалось, ОЗУ можно разделить на 2 типа: статические и динамические. В накопителях статических ОЗУ применяются триггерные элементы памяти. В ОЗУ динамического типа запоминающим элементом служит конденсатор.
Динамические ОЗУ имеют ряд преимуществ по сравнению со статистическими ОЗУ.
Основные характеристики динамических ОЗУ:

Страницы: 1, 2, 3, 4, 5, 6, 7, 8