Необходимая информационная ёмкость ПЗУ:
,
где — разрядность адресных входов, необходимая для адресации рядов матрицы знака.
.
В качестве ПЗУ выбираем электрически программируемую БИС КР1656РЕ3.
Справочные данные микросхемы:
Информационная ёмкость:
С = 32768 бит
Организация:
4k´8
Время выборки относительно адреса
tВА не более 50 нс
Напряжение питания
UСС = +5 В ± 5 %
Ток потребления
Iпот = 90 мА
Для полноценной работы знакогенератора достаточно одной микросхемы ПЗУ КР1656РЕ3.
Количество знаков, которое можно разместить в выбранную БИС:
Таким образом, выбранная БИС удовлетворяет заданию, так как
6 Выбор регистра знакогенератора
Так как разрядность сдвигового регистра должна быть не менее b’З=8, то в качестве регистра выбираем восьмиразрядный знаковый регистр К555ИР9, имеющий параллельные и последовательные входы. Параллельно данные загружаются в регистр через входы D0-D7 асинхронно, если на вход разрешения параллельной загрузки РЕ подается напряжение низкого уровня. Если на входе РЕ присутствует напряжение высокого уровня, то данные вводятся в регистр через последовательный вход S1. Сдвиг данных вправо на одну позицию происходит согласно каждому положительному перепаду тактового импульса на входе С . Вход разрешения тактовым импульсам СЕ имеет активный низкий уровень. Регистр имеет комплиментарные выходы Q7 и Q7. Микросхема К555ИР9 потребляет ток 63 мА.
Рисунок 4 – Принципиальная электрическая схема знакогенератора
7 Выбор компаратора
Компараторы кодов служат для сравнения двух многоразрядных двоичных слов. В разрабатываемом устройстве отображения информации компаратор формирует единичный сигнал при равенстве кодов с выхода счетчиков регенерации и счетчиков маркера.
Применим четырехразрядный компаратор кодов К555СП1 – микросхему средней степени интеграции. Требуется построить 12-разрядный компаратор, следовательно, будет использоваться 4 микросхемы К555СП1 (последовательный режим наращивания). Время задержки сигнала одной микросхемой – 15 нс, следовательно, составной 11-разрядный компаратор задерживает сигнал на 45 нс.:
где – время задержки распространения сигнала одним компаратором;
n – количество микросхем.
Рисунок 5 – Принципиальная схема компаратора
8 Расчет блока формирования маркера
Рисунок 6. Форма маркера и дешифратор.
Составим карты Карно для нахождения функций Y1, Y2, Y3, Y4, Y5.
Y1
00
01
11
10
0
1
X
Y2
Y3
Y4
Y5
Y5=Q1+ Q2+ Q3 +4
Y4= Q4 Q3+Q2 Q3 Q4
Y3= Q3 Q4+ Q1Q2Q3Q4
Y2= Q2 Q3 Q4+Q1Q2Q3Q4
Y1= Q1Q2 Q3Q4
Рисунок 7 – Функциональная схема формирователя маркера
9 Расчет устройства синхронизации
Исходные даные:
Число знаков в строке Nзтс=65,5
Число текстовых строк Nтс=9,6
Матрица знака 7 х 10
Интервалы между знаками и текстовыми строками
Коэффициент использования телевизионного растра по горизонтали и вертикали bг=0,9; bв=0,8;
Коэффициент обратного хода строчной и кадровой разверток
Длительность прямого хода развертки в безразмерной форме
Период строчной развертки
Для удобства получения коэффициента деления примем
Из этих величин для затемнения с левой и правой сторон экрана выделяем по 5 знакомест. Начало отсчета взято с первого знакоместа, входящего в информационное поле.
Определим коэффициент деления D2 по формуле:
Построим делитель на 11 при помощи микросхемы К555ИЕ5. Сигнал сброса должен быть получен при комбинации 1100 на выходе.
Коэффициент деления реализуем на двух четырехразрядных десятичных счетчиках DD2 и DD3 типа К555 ИЕ5. Счетчик DD2 работает в режиме деления на 10 (комбинация 1010), а DD3 в режиме деления на 8 (комбинация 1000), что обеспечивается соответствующими сигналами сброса.
Формирование требуемой длительности и временного положения СГИ и ССИ осуществляется с помощью программируемого ПЗУ DD4.
Рисунок 8 – Делитель и формирователь СГИ и ССИ. Схема структурная.
10 Разработка схемы формирования КГИ и КСИ
Расчет данного блока полностью аналогичен предыдущему расчету. В этом случае имеем следующее:
Для удобства принимаем nКпр равный 80.
Из этих размеров для затемнения сверху и снизу возьмем по две текстовые строки. Построение данного блока производим по тому же принципу, что и для предыдущего. Таким образом, коэффициент деления делителя частоты тактового генератора определяется следующим выражением:
Построим делитель на 20 при помощи двух микросхем К555ИЕ5. На первой микросхеме организуем делитель на 4 и на второй микросхеме делитель на 4.
Коэффициент деления реализуем на двух четырехразрядных десятичных счетчиках DD2 и DD3 типа К555 ИЕ5. Счетчик DD2 работает в режиме деления на 7 (комбинация 0111), а DD3 в режиме деления на 6 (комбинация 0110) что обеспечивается соответствующими сигналами сброса.
Формирование требуемой длительности и временного положения КГИ и КСИ осуществляется с помощью программируемого ПЗУ DD4.
Тогда принципиальная схема разрабатываемого блока будет иметь вид, приведенный на рисунке 9:
Рисунок 9 – Схема электрическая принципиальная делителя-формирователя КГИ и КСИ
Вывод
В ходе работы была разработана система отображения информации в соответствии с заданным вариантом. Данная система имеет очень простую структуру, малое экранное разрешение, возможно отображение только текстовой информации. Алфавит текста ограничен. Данные ограничения накладываются на устройство из-за его функционального назначения, стоимости, а так же отображаемой информации. Поэтому, применение подобных систем отображения информации оправданно лишь в производственных условиях.
При расчете узлов СОИ ознакомились с принципами проектирования данных узлов, научились выбирать элементы устройств (память, компаратор, мультиплексор, счетчики).
Страницы: 1, 2