Скорость кода:
(5.6)
Подставим в данную формулу вычисленное ранее значение избыточности кода и получим скорость кода равную 0,667.
Избыточность необходимая для обеспечения в ДК вероятности необнаружения кодом ошибки определяется по формуле:
, (5.7)
где Rнпбл – средняя относительная скорость передачи в РОСнп и блокировкой
(5.8)
где
Итак, избыточность необходимая для обеспечения в ДК вероятности необнаружения кодом ошибки будет равна 0,33.
Рассмотрим построение и принцип действия кодера и декодера циклического (31,21) кода. Выбираем образующий:
g (x) = х10+х4+х3+х+1
Работа кодера на его выходе характеризуется следующим:
1.Формирование k элементов информационной группы и одновременно деление полинома, отображающего информационную часть хr m(х), на порождающий (образующий ) полином g(х) с целью получения остатка от деления r(х).
2. Формирование проверочных r элементов путем считывания их с ячеек схемы деления хr m(х) на выход кодера.
Структурная схема кодера приведена на рисунке 4.
Цикл работы кодера для передачи n = 31 единичных элементов составляет n тактов. Тактовые сигналы формируются передающим распределителем, который на схеме не указан .
Первый режим работы кодера длится k = 21 тактов. От первого тактового импульса триггер Т занимает положение, при котором на его прямом выходе появляется сигнал "1", а на инверсном - сигнал "0". Сигналом "1" открываются ключи (логические схемы И) 1 и 3 . Сигналом "0" ключ 2 закрыт. В таком состоянии триггер и ключи находятся k+1 тактов, т.е. 22 тактов. За это время на выход кодера через открытый ключ 1 поступят 56 единичных элементов информационной группы k =21.
Одновременно через открытый ключ 3 информационные элементы поступают на устройство деления многочлена хr m(х) на g(х).
Деление осуществляется многотактным фильтром с числом ячеек, равным числу проверочных разрядов (степени порождающего полинома). В рассматриваемом случае число ячеек г=10. Число сумматоров в устройстве равно числу ненулевых членов g(х) минус единица.
В нашем случае число сумматоров равно четырем. Сумматоры устанавливаются после ячеек, соответствующих ненулевым членам g(х). Поскольку все неприводимые полиномы имеют член х°=1, то соответствующий этому члену сумматор установлен перед ключом 3 (логической схемой И).
После k=21 тактов в ячейках устройства деления окажется записанным остаток от деления г(х).
При воздействии k+1= 22 тактового импульса триггер Т изменяет свое состояние: на инверсном выходе появляется сигнал "1", а на прямом - "0". Ключи 1 и 3 закрываются, а ключ 2 открывается. За оставшиеся r=10 тактов элементы остатка от деления (проверочная группа) через ключ 2 поступают на выход кодера, также начиная со старшего разряда.
Рисунок 4 - Структурная схема кодера
Рисунок 5 - Структурная схема декодера
Функционирование схемы декодера (рисунок 5) сводится к следующему. Принятая кодовая комбинация, которая отображается полиномом Р(х) поступает в декодирующий регистр и одновременно в ячейки буферного регистра, который содержит k ячеек. Ячейки буферного регистра связаны через логические схемы "нет", пропускающие сигналы только при наличии "1" на первом входе и "0" - на втором (этот вход отмечен кружочком). На вход буферного регистра кодовая комбинация поступит через схему И1. Этот ключ открывается с выхода триггера Т первым тактовым импульсом и закрывается k+1 тактовым импульсом (полностью аналогично работе триггера Т в схеме кодера) . Таким образом, после k тактов информационная группа элементов будет записана в буферный регистр. Схемы НЕТ в режиме заполнения регистра открыты, ибо на вторые входы напряжение со стороны ключа И2 не поступает.
Одновременно в декодирующем регистре происходит в продолжение всех n=31 тактов деление кодовой комбинации (полином Р(х) на порождающий полином g(х)). Схема декодирующего регистра полностью аналогична схеме деления кодера, которая подробно рассматривалась выше. Если в результате деления получится нулевой остаток - синдром S(х)=0, то последующие тактовые импульсы спишут информационные элементы на выход декодера.
При наличии ошибок в принятой комбинации синдром S(х) не равен 0. Это означает, что после n - го (31) такта хотя бы в одной ячейке декодирующего регистра будет записана “1”. Тогда на выходе схемы ИЛИ появится сигнал. Ключ 2 (схема И2) сработает, схемы НЕТ буферного регистра закроются, а очередной тактовый импульс переведет все ячейки регистра в состояние "0". Неправильно принятая информация будет стерта. Одновременно сигнал стирания используется как команда на блокировку приемника и переспрос.
Пусть требуется передавать информацию за временной интервал Т который называется темпом передачи информации Критерий отказа tотк - это суммарная длительность всех неисправностей, которая допустима за время Т. Если время неисправностей за промежуток времени Т превысит tотк, то система передачи данных будет находиться в состоянии отказа,
С учетом выбранных параметров кода
W = R*B*(Tпер – tотк), (7.1)
где R - наибольшая относительная пропускная способность для выбранных параметров циклического кода.
W = 0,695∙1200∙(580-60)=433680 бит
Максимальная скорость работы по каналу равна скорости модуляции В = 1200 Бод. Распределение вероятности возникновения хотя бы одной ошибки на длине n определяется по формуле (1.2)
P(>=1, n) = = 1,401*10-3
Распределение вероятности возникновения ошибки кратности t и более на длине n определяется по формуле (1.3) для
она равна
P(>= t, n) = = 6,823*10-4
для
P(>= t, n) == 8,643*10-4
Время распределения определим по формуле (3.9):
Максимальная скорость работы по каналу равна скорости модуляции В = 200 Бод. Распределение вероятности возникновения хотя бы одной ошибки на длине n и распределение вероятности возникновения ошибки кратности t и более на длине n такие как в прямом ДК.
Емкость накопителя М определяется по формуле (3.8)
= 8,
где tp – время распространения сигнала по каналу связи, с;
tk – длительность кодовой комбинации из n разрядов, с.
Время распространения сигнала по каналу связи и длительность кодовой комбинации из n разрядов определим по формулам (3.9):
,
где L – расстояние между оконечными станциями, км;
v – скорость распространения сигнала по каналу связи, км/с;
B – скорость модуляции, Бод.
Будем считать, что
tс = tк = 0,02583 сек
tа.к.= tа.с.= 0.5 tк = 0,012915 сек
Для правильного построения диаграммы совершенно необходимо соблюдать временной масштаб и учитывать соотношение между величинами tс , tк , tа.к., tа.с., tр.
tож= tp'+ tр’’+ tак+ tас+ tc, (8.1)
где tp' – время распределения по прямому ДК
tр’’ - время распределения по обратному ДК
tак – время анализа канала
tас - время анализа сигнала
Таким образом,
tож =2*0,05875+2*0,012915+0,02583= 0,16916 сек
Временная диаграмма (рисунок 6) иллюстрирует работу системы с РОСНП и блокировкой при обнаружении ошибки во второй комбинации в случае с h=8. Как видно из диаграммы, передача комбинации ИИ осуществляется непрерывно до момента получения передатчиком сигнала переспроса. После этого передача информации от ИИ прекращается на время tож и 8 комбинаций начиная со второй. В это время в приемнике стираются h комбинаций: вторая комбинация, в которой обнаружена ошибка (отмечена звездочкой) и 6 последующих комбинаций (заштрихованы). Получив переданные из накопителя комбинации (от второй до 8-ой включительно) приемник выдает их ПИ, а передатчик продолжает передачу последующих комбинаций.
Рисунок 6 – Временная диаграмма работы системы
Уральск - 0 км;
Актюбинск - 1004,5 км;
Кызылорда - 1893,5 км;
Шымкент – 2100 км;
Тараз - 2453,5 км;
Алматы - 3500,5 км;
Караганда – 4020,5 км;
Астана - 4700 км.
Рисунок 7 – Выбор магистрали по карте РК
ЗАКЛЮЧЕНИЕ
В ходе выполнения данной курсовой работы я
· пояснила сущность модели частичного описания дискретного канала (модель Пуртова Л.П.);
· построила структурную схему системы с РОСнп и блокировкой и структурную схему алгоритма работы системы;
· определила оптимальную длину кодовой комбинации n, при которой обеспечивается наибольшая относительная пропускная способность R, а также число проверочных разрядов в кодовой комбинации r, обеспечивающих заданную вероятность необнаружения ошибки;
· нашла параметры циклического кода n, k, r;
· выбрала тип образующего полинома g(x) с учетом последней цифры з.к.;
· построила схему кодера и декодера для выбранного g(x) и пояснила их работу;
· получила схему кодирующего и декодирующего устройства циклического кода своего варианта, а также собрала схему с применением пакета «System View»;
· определила объем передаваемой информации W при заданном темпе Tпер и критерии отказа tотк, емкость накопителя М;
· рассчитала надежностные показатели основного и обходного каналов;
· построила временную диаграмму работы системы.
В результате мной была выполнена основная задача курсовой работы – моделирование телекоммуникационных систем.
СПИСОК ЛИТЕРАТУРЫ
1. Скляр Б. Цифровая связь. Теоретические основы и практическое применение: 2-е изд. /Пер. с англ.- М.: Издательский дом «Вильямс», 2003. - 1104 с.
2. Прокис Дж. Цифровая связь. Радио и связь, 2000.-797с.
3. А.Б. Сергиенко. Цифровая обработка сигналов: Учебник для вузов. - М.:-2002.
4. Фирменный стандарт. Работы учебные. Общие требования к построению, изложению, оформлению и содержанию. ФС РК 10352-1910-У-е-001-2002. – Алматы: АИЭС, 2002.
5. 1 Шварцман В.О., Емельянов Г.А. Теория передачи дискретной информации. – М.: Связь, 1979. -424 с.
6. Передача дискретных сообщений / Под ред. В.П. Шувалова. - М.: Радио и связь, 1990. -464 с.
7. Емельянов Г.А., Шварцман В.О. Передача дискретной информации. - М.: Радио и связь, 1982. - 240 с.
8. Пуртов Л.П. и др. Элементы теории передачи дискретной информации. – М.: Связь, 1972. – 232 с.
9. Колесник В.Д., Мирончиков Е.Т.. Декодирование циклических кодов.- М.: Связь, 1968.
Кодер циклического кода
Рисунок А.1 – Схема кодера циклического кода, выполненная с применением пакета «System View»
Рисунок А.2 – Входные и выходные сигналы кодера циклического кода
Декодер циклического кода
Рисунок Б.1 – Схема декодера циклического кода, выполненная с применением пакета «System View»
Рисунок Б.2 – Входные и выходные сигналы декодера циклического кода
Рисунок В.1 – Входные и выходные последовательности для кодера и декодера циклического кода
Страницы: 1, 2, 3
