Министерство образования Российской Федерации
«ПК на основе процессора INTEL 80286»
Проверил: доц. Каф ЭПУ
Джумалиев Владимир Сергеевич
Саратов 2001 г.
СОДЕРЖАНИЕ
ВВЕДЕНИЕ.......................................................................................................................................... 2
КОРПУСА ПРОЦЕССОРОВ............................................................................................................. 3
ФУНКЦИОНИРОВАНИЕ МИКРОКОМПЬЮТЕРОВ С ШИННОЙ ОРГАНИЗАЦИЕЙ.............. 3
ОРГАНИЗАЦИЯ СИСТЕМЫ ШИН L,X,S и M В КОМПЬЮТЕРЕ PC/AT.................................... 4
РЕГИСТРЫ ПРОЦЕССОРА 80286................................................................................................... 4
Память.................................................................................................................................................. 6
FPM............................................................................................................................................ 7
ЕDO............................................................................................................................................ 7
BEDO.......................................................................................................................................... 7
Вспомогательные микросхемы для СМПУ...................................................................................... 8
Тактовый генератор.................................................................................................................. 8
Контролер прерываний............................................................................................................ 8
Контролер прямого доступа к памяти..................................................................................... 8
Другие вспомогательные микросхемы.................................................................................... 9
Набор микросхем или chipset.................................................................................................... 9
Системные локальные шины............................................................................................................ 9
Шина ISA................................................................................................................................... 9
Шина EISA............................................................................................................................... 10
Локальные шины (VLB и PCI)............................................................................................... 10
Стандарт PC MCIA................................................................................................................. 11
Микропроцессор............................................................................................................................... 12
Режим реальной адресации............................................................................................................. 12
Режим защиты................................................................................................................................... 12
Производительность системы......................................................................................................... 13
Системные прерывания................................................................................................................... 13
Сопроцессор..................................................................................................................................... 14
Описание................................................................................................................................. 14
Условия программирования.................................................................................................. 14
Условия аппаратного обеспечения....................................................................................... 14
Базовая система ввода-вывода (BIOS)........................................................................................... 15
Использование BIOS.............................................................................................................. 15
Передача параметров.............................................................................................................. 15
Список использованной литературы............................................................................................. 16
ВВЕДЕНИЕ
В данной работе рассмотрены основные данные и сравнительные характеристики на примере самой ранней модели компьютера- на отдельных логических ИМС и некоторых БИС, без применения микросхем сверхвысокой степени интеграции и специальных ПЛИС и ПЛМ, на основе которых создаются компьютеры сегодня. Рассматривается центральный процессор с самой низкой тактовой частотой для 80286 чипов- 6 Мгц.
DIP-Dual in line Package корпус с двухрядным расположением штырьковых выводов (шаг 2.5мм);
PGA – pin Grid Array, керамический корпус с матрицей штырьковых выводов;
PQFP – Plastic Quad Flat Pack, пластиковый корпус с выводами по сторонам квадрата;
SQFP – Small Quad Flat Pack, миниатюрный корпус с выводами по сторонам квадрата;
PPGA – Plastic Pin Grid Array, термоустойчивый пластмассовый корпус SPGA;
Tape Garier – миниатюрный корпус с ленточным носителем
PGA, PPGA, SPGA обычно устанавливаются в ZIF-Socket (Zero ilnsestion Force) – колодка (сокет) с нулевым усилением установки.
С ШИННОЙ ОРГАНИЗАЦИЕЙ
Шины микрокомпьютера образует группа линий передачи сигналов с адресной информацией, данных, а также управляющих сигналов. Фактически ее можно разделить на три части: адресную шину, шину данных и шину управляющих сигналов.
Уровни этих сигналов в данный момент времени определяют
состояние системы в этот момент.
На рис. 1 изображены синхрогенератор 82284, микропроцессор 80286 и шинный контроллер 82288. Кроме того, показаны три шины: адреса, данных и управляющих сигналов.
Синхрогенератор генерирует тактовый сигнал CLK для синхронизации внутреннего функционирования процессора и других микросхем. Сигнал RESET производит сброс процессора в начальное состояние. Это состояние показано на рисунке упрощенно. Сигнал –READY также формируется с помощью синхрогенератора. Он предназначен для удлинения циклов при работе с медленными периферийными устройствами.
На адресную шину, состоящую из 24 линий, микропроцессор выставляет адрес байта или слова, который будет пересылаться по шине данных в процессор или из него. Кроме того, шина адреса используется микропроцессором для указания адресов периферийных портов, с которыми производится обмен данными.
Шина данных состоит из 16 линий. по которым возможна передача как отдельных байтов. так и двухбайтовых слов. При пересылке байтов возможна передача и по старшим 8 линиям, и по младшим. Шина данных двунаправлена, так как передача байтов и слов может производится как в микропроцессор, так и из него.
Шина управления формируется сигналами, поступающими непосредственно от микропроцессора, сигналами от шинного контроллера, а также сигналами, идущими к микропроцессору от других микросхем и периферийных адаптеров.
Микропроцессор использует шинный контроллер для формирования управляющих сигналов, определяющих перенос данных по шине. Он выставляет три сигнала -SO, -SI, M/-IO, которые определяют тип цикла шины (подтверждение прерывания, чтение порта ввода/вывода, останов, чтение памяти, запись в память). На основании значений этих сигналов шинный контроллер формирует управляющие сигналы, контролирующие динамику данного типа шины.
Для того, чтобы понять динамику работы, разберем, каким образом осуществляется процессором чтение слов из оперативной памяти. Это происходит в течение 4 тактов CLK, или 2 состояний процессора (т.е. каждое состояние процессора длится 2 такта синхросигнала CLK). Во время первого состояния, обозначаемого, как Т 4s 0, процессор выставляет на адресную шину значение адреса, по которому будет читаться слово. Кроме того, он формирует на шине совместно с шинным контроллером соответствующие значения управляющих сигналов. Эти сигналы и адрес обрабатываются схемой управления памятью, в результате чего, начиная с середины второго состояния процессора Т 4c 0 (т.е. в начале четвертого такта CLK), на шине данных появляется значение содержимого соответствующего слова из оперативной памяти. И наконец, процессор считывает значение этого слова с шины данных. На этом перенос (копирование) значения слова из памяти в процессор заканчивается.
Страницы: 1, 2, 3, 4
