Параметры ЦАП
При последовательном возрастании значений входного цифрового сигнала D(t) от 0 до 2N-1 через единицу младшего разряда (ЕМР) выходной сигнал Uвых(t) образует ступенчатую кривую. Такую зависимость называют обычно характеристикой преобразования ЦАП. В отсутствие аппаратных погрешностей средние точки ступенек расположены на идеальной прямой 1 (рис. 22), которой соответствует идеальная характеристика преобразования. Реальная характеристика преобразования может существенно отличаться от идеальной размерами и формой ступенек, а также расположением на плоскости координат. Для количественного описания этих различий существует целый ряд параметров.
Статические параметры
Разрешающая способность - приращение Uвых при преобразовании смежных значений Dj, т.е. отличающихся на ЕМР. Это приращение является шагом квантования. Для двоичных кодов преобразования номинальное значение шага квантования h=Uпш/(2N-1), где Uпш - номинальное максимальное выходное напряжение ЦАП (напряжение полной шкалы), N - разрядность ЦАП. Чем больше разрядность преобразователя, тем выше его разрешающая способность.
Погрешность смещения нуля - значение Uвых, когда входной код ЦАП равен нулю. Является аддитивной составляющей полной погрешности. Обычно указывается в милливольтах или в процентах от полной шкалы:
.
Нелинейность - максимальное отклонение реальной характеристики преобразования Uвых(D) от оптимальной (линия 2 на рис. 22). Оптимальная характеристика находится эмпирически так, чтобы минимизировать значение погрешности нелинейности. Нелинейность обычно определяется в относительных единицах, но в справочных данных приводится также и в ЕМР. Для характеристики, приведенной на рис. 22
Динамические параметры
Динамические параметры ЦАП определяются по изменению выходного сигнала при скачкообразном изменении входного кода, обычно от величины "все нули" до "все единицы" (рис. 23).
Время установления - интервал времени от момента изменения входного кода (на рис. 23 t=0) до момента, когда в последний раз выполняется равенство
|Uвых-Uпш|=d/2,
причем d/2 обычно соответствует ЕМР.
Скорость нарастания - максимальная скорость изменения Uвых(t) во время переходного процесса. Определяется как отношение приращения Uвых ко времени t, за которое произошло это приращение. Обычно указывается в технических характеристиках ЦАП с выходным сигналом в виде напряжения. У ЦАП с токовым выходом этот параметр в большой степени зависит от типа выходного ОУ.
Виды ЦАП
Существуют последовательные и параллельные ЦАП. Последовательные –- используются в микропроцессорных системах, если не требуется высокое быстродействие. Среди параллельных - наиболее просты
ЦАП с суммированием весовых токов
Большинство схем параллельных ЦАП основано на суммировании токов, сила каждого из которых пропорциональна весу цифрового двоичного разряда, причем должны суммироваться только токи разрядов, значения которых равны 1. Пусть, например, требуется преобразовать двоичный четырехразрядный код в аналоговый сигнал тока. У четвертого, старшего значащего разряда (СЗР) вес будет равен 23=8, у третьего разряда - 22=4, у второго - 21=2 и у младшего (МЗР) - 20=1. Если вес МЗР IМЗР=1 мА, то IСЗР=8 мА, а максимальный выходной ток преобразователя Iвых.макс=15 мА и соответствует коду 11112. Понятно, что коду 10012, например, будет соответствовать Iвых=9 мА и т.д. Следовательно, требуется построить схему, обеспечивающую генерацию и коммутацию по заданным законам точных весовых токов. Простейшая схема, реализующая указанный принцип, приведена на рис. 3.
Сопротивления резисторов выбирают так, чтобы при замкнутых ключах через них протекал ток, соответствующий весу разряда. Ключ должен быть замкнут тогда, когда соответствующий ему бит входного слова равен единице. Выходной ток определяется соотношением
При высокой разрядности ЦАП токозадающие резисторы должны быть согласованы с высокой точностью. Наиболее жесткие требования по точности предъявляются к резисторам старших разрядов, поскольку разброс токов в них не должен превышать тока младшего разряда. Поэтому разброс сопротивления в k-м разряде должен быть меньше, чем
R / R=2-k.
Из этого условия следует, что разброс сопротивления резистора, например, в четвертом разряде не должен превышать 3%, а в 10-м разряде - 0,05% и т.д.
Рассмотренная схема при всей ее простоте обладает целым букетом недостатков. Во-первых, при различных входных кодах ток, потребляемый от источника опорного напряжения (ИОН), будет различным, а это повлияет на величину выходного напряжения ИОН. Во-вторых, значения сопротивлений весовых резисторов могут различаться в тысячи раз, а это делает весьма затруднительной реализацию этих резисторов в полупроводниковых ИМС. Кроме того, сопротивление резисторов старших разрядов в многоразрядных ЦАП может быть соизмеримым с сопротивлением замкнутого ключа, а это приведет к погрешности преобразования. В-третьих, в этой схеме к разомкнутым ключам прикладывается значительное напряжение, что усложняет их построение.
11. Система сброса.
Сброс- перевод МК в исходное состояние. При этом все регистры микропроц. Ядра устанавливаются во вполне определенные начальные состояния, и МК переходит к выполнения программы с фиксированного адреса начального адреса (обычно $00).
Источниками сброса могут являться различные воздействия: включение питания и кратковременные его изменения, сигналы формируемые аппаратно внутри МК, а также инструкции программы. В частности, инструкция безусловного перехода на адрес $00.
Источники сброса МК Atmega163:
- Сброс при включении питания. Происходит, если напряжение питания ядра ниже определенного порога (Vpot)
- Внешний сброс. Происходит при поступлении сигнала низкого уросня длительностью >500нс на внешний контакт Reset микросхемы
- Сброс сторожевым таймером.
- Сброс при кратковременном провале напряжения питания. Происходим, если напряжение питания контроллера в процессе работы опускается ниже определенного порога(Vbot).
По любой из этих причин Мк переходит к выполнению программы с адреса $00. В этой ячейке размещают инструкцию jmp с адресом программы инициализации.
Все сигналы сброса детектируются на кристалле специальными схемами.
- Схема сброса при включении питания (Power on reset circuit) контролирует напряжение питания Vcc и запускается при Vcc>Vpot. При Vcc=5V номинал Vpot=1.4V
- Схема сброса при кратковременном провале Vcc(Brown out reset circuit) сравнивает Vcc с Vbot. Уровень Vbot программируется битом Bodlevel из группы з группы fuse-битов. При Bodlevel=1 Vbot=2.7V, Bodlevel=0 Vbot=4
- Схема внешнего сброса (External reset circuit) управляется внешним сигналом низкого уровня #Reset
Сигналя с этих схем и с WDT фиксируются в регистре состояния MCUSR, объединяются по схеме «или» и устанавливают RS-триггер.
Источник сброса может быть установлен путем чтения регистра MCUSR (биты 0-3)
Асинхронный последовательный интерфейс UART (Universal Asynchronous Receiver
Transmitter – универсальный асинхронный приемопередатчик) обеспечивает
полудуплексный режим обмена по трем линиям. В обмене всегда участвуют только два
устройства, одно из которых является передатчиком, второе – приемником.
В режиме асинхронной передачи каждое слово данных передается автономно и
передача может быть начата в любой момент времени.
Стандартный формат асинхронной передачи изображен на рис. 13.1.
Передача начинается со стартового (нулевого) бита. Затем передается от 5 до 8
бит данных. Передача заканчивается необязательным битом четного (или нечетного)
паритета и одним (полутора или двумя) единичными стоповыми битами. После этого в
любой момент времени может быть начат цикл передачи следующего слова.
Подразумевается, что приемник и передатчик работают на одной скорости,
измеряемой числом бит в секунду (бод). Внутренний генератор синхронизации приемника
запускается при обнаружении стартового бита. В идеальном случае эти импульсы
располагаются в середине битовых интервалов.
Формат асинхронной передачи позволяет выявлять возможные ошибки:
* если обнаружен стартовый бит и генератор синхронизации запущен, а по
первому импульсу синхронизации фиксируется уровень логической единице,
стартовый бит считается ложным;
* если по импульсам синхронизации, соответствующим стоп-битам, в
приемнике фиксируется логический нуль, сообщение считается ошибочным
(ошибка кадра);
* если контрольный бит не соответствует принятому соглашению о паритете,
фиксируется ошибка паритета.
Контроль формата позволяет обнаружить обрыв линии по отсутствию стоп-бита.
Для асинхронной передачи принят стандартный ряд скоростей: 50, 75, 110,150, 300,
600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200 бит/с.:
В простейшем случае асинхронный приемопередатчик имеет две сигнальные
линии:
TxD (Transmit Data)- выход,
RxD (Receive Data) – вход,
При этом два устройства-приемопередатчика должны быть соединены между
собой тремя линями, или так называемым нуль-модемным кабелем (рис.13.2).
Управление UART осуществляется через регистры ввода/вывода. В контроллере
ATmega163 для управления используется 5 регистров (рис. 13.3):
Регистр UDR (UART Data Register) – регистр данных UART
Регистр UСSRА (UART Control and Status Register A) -регистр А управления и
статуса UART
Регистр UCSRB (UART Control and Status Register B) - регистр В управления
и статуса UART
Регистры UBRRH1 и UBRR (UART Baud Rate registers) – регистры скорости
передачи.
Регистр данных UDR (UART Data Register) физически является двумя регистрами:
регистром передачи данных и регистром приема данных, использующими одни и те же
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13
