К155ИЕ8 - делитель частоты с переменным коэффициентом деления. Структура счетчика, его цоколевка и условное обозначение приведены на рис. 5.4. ИЕ8 включает шестиразрядный счетчик (шесть триггеров) и логическую схему, обеспечивающую выдачу на вход триггеров заданного числа импульсов. Счетчик имеет прямой Q и инверсный выходы, а также выход переноса (после подсчета 63-го импульса). Входная последовательность импульсов с частотой fвх подается на прямой динамический вход С (активный перепад-фронт импульса). Максимальный коэффициент деления Kд=64. Для уменьшения Кд служат шесть входов поразрядного разрешения ЕО ... Е5. Выходную частоту последовательности при подаче на вход С последовательности из 64 импульсов можно рассчитать по формуле:
fвых = fвx/64(Е5*25 + Е4*24 + ЕЗ*23 + Е2*22 + Е1*21 + Е0*20).
где коэффициенты Ei могут принимать значение 1 или 0. Следовательно, в зависимости от комбинации напряжений логических уровней на входах ЕО... Е5 на выходах Q и (выводы 5 и 6) получим 1, 2, 4, 8, 16, 32 положительных или отрицательных импульса или любую их сумму. На вход разрешения (вывод 11) и на вход (вывод 10) должны быть поданы напряжения низкого уровня, разрешающие счет. На выходе разрешения счета (переноса), вывод 7, получим отрицательный импульс после подачи последовательности из 64 импульсов. Общий сброс с остановкой деления осуществляется подачей напряжений высокого уровня на вход R (вывод 13). Для последовательного соединения счетчиков ИЕ8 служит вход СЕР (наращивание). Если сигнал CЕP=0, на выходе Q установится напряжение высокого уровня. В табл. 5.3 приведены состояния счетчика ИЕ8.
U0вых, не более, В0,4
U1вых, не менее, В2,4
I0вх, не более, мА-(1,6…3,2)
I1вх, не более, мА0,04…0,08
Iпот, не более, мА120
I0пот, не более, мА-
I1пот, не более, мА-
t10зд.р., не более, нс33
t01зд.р., не более, нс30
Iвх. проб., не более, мА1,0
F, не менее, МГц-
Краз, не более10
Рис. 5.4
Таблица 5.3.
Входы
Выходы
R E5E4E3E2 E1 E0 Число импульсов на входе С Число импульсоввых
(>=63)
Q
1
X
0
64
2
4
8
16
32
63
40
Кварцевый генератор вырабатывает импульсы с частотой следования 4Мгц. В результате ее деления на выходе “>15”счетчика DD2 на каждый 16 входной импульс формируется импульс длительностью около 0.1мкс, образуя сигнал с частотой 250 кГц, создающий на экране вертикальные линии. Он приходит на кнопочный переключатель SB5. Частоту повторения импульсов этой последовательности счетчик повторений DD1 делит до строчной 15 625Гц на выходе >15 и до 125 кГц на выходе 1. На последнем получается сигнал вертикальных полос, поступающий на переключатель SB1.4. Резисторы R2-R5 преобразуют сигналы двоичного кода на выходах 1,2,4,8 счетчика DD1 в ступенчато изменяющееся напряжение градаций яркости.
Строчные гасящие и синхронизирующие импульсы с периодом следования 64 мкс формируются триггерами микросхемы DD3. До появления импульса на входе R триггер DD3.1 находится в единичном состоянии, определяемом подключением входа S к инверсному выходу. Поступающий на вход R импульс устанавливает его в нулевое состояние, что соответствует началу формирования строчного гасящего импульса. Триггер возвращается в исходное состояние под воздействием на его вход С(при уровне 1 на входе D) второго положительного перепада возникающего на выходе 1 счетчика DD1. На инверсном выходе триггера получаются положительные гасящие импульсы длительностью 12 мкс.
Триггер DD3.2 формирует строчные синхроимпульсы длительностью 4 мкс, фронт которых сдвинут на 2мкс относительно фронта гасящих. Обеспечивают это элементы VD1 и R6, выполняющие логическую операцию или и управляющие входом D.В этом же триггере в строчный синхросигнал вводится кадровые синхроимпульсы, поступающие на вход R, в результате чего на его выходе формируется смесь синхронизирующих импульсов.
Страницы: 1, 2, 3, 4, 5
