2000г. AMD Athlon™ Thunderbird Этот процессор выпущен по технологии 0,18 мкм с использованием технологии медных соединений. Первоначально выпускался в форм-факторе Slot A, позднее Socket A. На чипе интегрированы 256 Кбайт КЭШа второго уровня, работающего на частоте процессора. Кодовое имя: Thunderbird. Технические характеристики: технология производства: 0.18 мкм; тактовая частота: 600- 1400 МГц; КЭШ первого уровня: 128 Кб (64 Кб на данные и 64 Кб на инструкции); КЭШ второго уровня 256 Кб (полноскоростной); процессорная шина – Alpha EV-6 200-266МГц (DDR 100х2- 133х2); общая разрядность: 32; разъём Slot A, позднее Socket A.
2000г. AMD Duron™ (Spitfire) Low-End версия Athlon™ Thunderbird с урезанным до 64 Кбайт КЭШем второго уровня. Разносит Celeron в "пух и прах", хотя обладает меньшей ценой. Кодовое имя: Spitfire. Технические характеристики: 25 млн. транзисторов; технология производства: 0.18 мкм; тактовая частота: 600-950 МГц; КЭШ первого уровня: 128 Кб (64 Кб на данные и 64 Кб на инструкции); КЭШ второго уровня 64 Кб (полноскоростной); процессорная шина – Alpha EV-6 200МГц (DDR 100х2); общая разрядность: 32; разъём Socket A.
2000г. AMD K6®-2+ Последний процессор из семейства K6® выполнен по 0,18 мкм технологическому процессу, имеет КЭШ-память второго уровня размером 128 Кбайт и технологию PowerNow!™. Технические характеристики: технология производства: 0.18 мкм; тактовая частота: 450-550 МГц; КЭШ первого уровня: 64 Кб (32 Кб на данные и 32 Кб на инструкции); КЭШ второго уровня на материнской плате (до 3 Мб); процессор 64-разрядный; шина данных 64-разрядная (95-100 МГц); адресная шина 32-разрядная; общая разрядность: 32; разъём Super Socket 7.
2001г. Mobile AMD Duron™ Мобильная версия Duron-а с технологией PowerNow!™. Технические характеристики: технология производства: 0.18 мкм; тактовая частота: 700- 950 МГц; КЭШ первого уровня: 128 Кб (64 Кб на данные и 64 Кб на инструкции); КЭШ второго уровня 64 Кб (полноскоростной); процессорная шина – Alpha EV-6 200МГц (DDR 100х2); общая разрядность: 32. 2001г. AMD Athlon™ 4 Мобильный Athlon™ на новом ядре Palomino, в котрое добавлена поддержка набора инструкций SSE от Intel. Кодовое имя: Palomino. Технические характеристики: технология производства: 0.18 мкм; тактовая частота: 950- 1200 МГц; КЭШ первого уровня: 128 Кб (64 Кб на данные и 64 Кб на инструкции); КЭШ второго уровня 256 Кб (полноскоростной); процессорная шина – Alpha EV-6 266МГц (DDR 133х2); общая разрядность: 32; разъём Socket A.
2001г. AMD Athlon™ MP Первый процессор от AMD, расчитанный на работу в двухпроцессорных системах, выполнен на ядре Palomino. Кодовое имя: Palomino. Технические характеристики: технология производства: 0.18 мкм; тактовая частота: 1000- 1600 МГц; КЭШ первого уровня: 128 Кб (64 Кб на данные и 64 Кб на инструкции); КЭШ второго уровня 256 Кб (полноскоростной); процессорная шина – Alpha EV-6 266МГц (DDR 133х2); общая разрядность: 32; разъём Socket A.
2001г. AMD Duron™ (Morgan) Этот Duron выполнен на ядре Morgan - урезанном варианте Palomino (КЭШ L2 не 256, а 64 Кбайта). Кодовое имя: Morgan. Технические характеристики: 25.18 млн. транзисторов; технология производства: 0.18 мкм; тактовая частота: 1000-1200 МГц; КЭШ первого уровня: 128 Кб (64 Кб на данные и 64 Кб на инструкции); КЭШ второго уровня 64 Кб (полноскоростной); процессорная шина – Alpha EV-6 200МГц (DDR 100х2); общая разрядность: 32; разъём Socket A.
2001г. AMD Athlon™ XP Версия процессора на ядре Palomino для настольных компьютеров. При маркировке этих процессоров используется не реальная тактовая частота, а индекс производительности, т. е. показывается какому Pentium 4 соответствует данный процессор. Например Athlon XP 2000+ работает на частоте 1666 МГц. В отличии от AMD K5, это реальный показатель и Athlon XP 1900+ действительно не уступает Р4 1900 МГц, а в некоторых приложениях даже превосходит его. Технические характеристики: технология производства: 0.18 мкм; тактовая частота: 1333-1666 МГц; КЭШ первого уровня: 128 Кб (64 Кб на данные и 64 Кб на инструкции); КЭШ второго уровня 64 Кб (полноскоростной); процессорная шина – Alpha EV-6 266МГц (DDR 133х2); общая разрядность: 32; разъём Socket A.
2. Алгоритм работы процессора
2.1. Устройство процессора
Основные функциональные компоненты процессора Ядро: Сердце современного процессора - исполняющий модуль. Pentium имеет два параллельных целочисленных потока, позволяющих читать, интерпретировать, выполнять и отправлять две инструкции одновременно. Предсказатель ветвлений: Модуль предсказания ветвлений пытается угадать, какая последовательность будет выполняться каждый раз когда программа содержит условный переход, так чтобы устройства предварительной выборки и декодирования получали бы инструкции готовыми предварительно. Блок плавающей точки. Третий выполняющий модуль внутри Pentium, выполняющий нецелочисленные вычисления Первичный кэш: Pentium имеет два внутричиповых кэша по 8kb, по одному для данных и инструкций, которые намного быстрее большего внешнего вторичного кэша. Шинный интерфейс: принимает смесь кода и данных в CPU, разделяет их до готовности к использованию, и вновь соединяет, отправляя наружу.
[pic]
Рис. 1 Внутреннее строение процессора
Все элементы процессора синхронизируются с использованием частоты часов, которые определяют скорость выполнения операций. Самые первые процессоры работали на частоте 100kHz, сегодня рядовая частота процессора - 2000MHz, иначе говоря, часики тикают 2000 миллионов раз в секунду, а каждый тик влечет за собой выполнение многих действий. Счетчик Команд (PC) - внутренний указатель, содержащий адрес следующей выполняемой команды. Когда приходит время для ее исполнения, Управляющий Модуль помещает инструкцию из памяти в регистр инструкций (IR). В то же самое время Счетчик команд увеличивается, так чтобы указывать на последующую инструкцию, а процессор выполняет инструкцию в IR. Некоторые инструкции управляют самим Управляющим Модулем, так если инструкция гласит 'перейти на адрес 2749', величина 2749 записывается в Счетчик Команд, чтобы процессор выполнял эту инструкцию следующей.
Многие инструкции задействуют Арифметико-логическое Устройство (АЛУ), работающее совместно с Регистрами Общего Назначения - место для временного хранения, которое может загружать и выгружать данные из памяти. Типичной инструкцией АЛУ может служить добавление содержимого ячейки памяти к регистру общего назначения. АЛУ также устанавливает биты Регистра Состояний (Status register - SR) при выполнении инструкций для хранения информации о ее результате. Например, SR имеет биты, указывающие на нулевой результат, переполнение, перенос и так далее. Модуль Управления использует информацию в SR для выполнения условных операций, таких как 'перейти по адресу 7410 если выполнение предыдущей инструкции вызвало переполнение'.
Это почти все что касается самого общего рассказа о процессорах - почти любая операция может быть выполнена последовательностью простых инструкций, подобных описанным.
2.2. Алгоритм работы процессора
Весь алгоритм работы процессора можно описать в трех строчках
НЦ
| чтение команды из памяти по адресу, записанному в СК
| увеличение СК на длину прочитанной команды
| выполнение прочитанной команды
КЦ
Однако для полного представления необходимо определить логические схемы выполнения тех или иных команд, вычисления величин, а это уже функции Арифметико-логического Устройства
2.2.1. Арифметико-логическое Устройство
На уровне логических схем АЛУ состоит из логических элементов, сумматоров, триггеров и некоторых других элементов.
Логический элемент - электронная схема, реализующая элементарную переключающую функцию. При реализации функций переключения входные переменные соответствуют входным сигналам, а выходной сигнал представляет собой значение функции. Всего существует десять логических элементов, реализующих десять логических (элементарных или сложных) функций.
Логическая схема может реализовать сложную функцию алгебры логики, а может входить в состав другого функционального блока процессора (сумматора, дешифратора, регистра, триггера.)
Триггер - электронная схема с двумя устойчивыми состояниями, предназначенная для хранения одного бита информации. Триггер переходит из одного устойчивого состояния в другое при воздействии некоторого входного сигнала. Триггер имеет вход для установки в состояние 0 (X0) и в 1 (X1). На выходе выдается состояние триггера, которое выдается в прямом (Y) и в инверсном (Y1) виде. В компьютерах используют синхронизируемые и не синхронизируемые триггеры. Синхронизируемый триггер - это триггер, изменение состояния которого осуществляется только в момент подачи сигнала синхронизации V.
[pic] Рис. 2. Схема реализации триггера - защелки на элементах И-НЕ (a) и ИЛИ-НЕ
(b).
Триггер-защелка фиксирует состояние входного сигнала, поданного на один из его входов (рисунок 2.)
Рис. 3. Схема реализации RS-триггера на элементах И-НЕ.
RS-триггер - двухвходовый триггер с раздельными входами для установки в 0 или 1 (рисунок 3.) При подачи единичного сигнала на вход R (- X0) триггер переходит в состояние 0 (Y=0, Y1=1), а при подачи на вход S (=X1) единичного сигнала -- в состояние 1 (Y=1, Y1=0). Одновременная подача единичного сигнала на оба входа запрещена. Обычно RS-триггеры бывают синхронизируемыми (вход для синхронизации - V).
Рис. 4. Схема реализации T-триггера.
T-триггер - одновходовый триггер со счетным входом: информация подается одновременно на два входа. При подаче сигнала состояние триггера меняется на противоположное (рисунок 4.) Он, как правило, является не синхронизируемым, и позволяет не только хранить информацию, но и осуществлять сложение по модулю 2.
Рис. 5. Схема реализации D-триггера.
D-триггер выполняет функцию задержки входного сигнала на один такт синхронизации (рисунок 5.). Сигнал, появившийся на входе D (=X0) в момент времени T, задерживается в нем и появляется на выходе Y в момент времени T+1.
Страницы: 1, 2, 3, 4, 5
